TSMC раскрывает детали о 10-нм технологическом процессе

Taiwan Semiconductor Manufacturing Co. рассказала новые подробности о своём 10-нм технологическом процессе на организованном симпозиуме в США. Заявленные показатели для техпроцесса оказались чуть менее амбициозными, чем обсуждаемые, однако, основным направлением улучшений является увеличение плотности размещения транзисторов по сравнению с новейшими технологиями компании.

Технологический процесс 10 нм TSMC (CLN10FF) увеличит плотность транзисторов на 110 % по сравнению с технологией 16 нм FinFET+ (CLN16FF+), согласно данным TSMC. По сравнению с наиболее продвинутой версией 16-нм техпроцесса TSMC, частотный потенциал CLN10FF вырастет на 20 % при неизменном энергопотреблении, а потребление энергии упадёт на 40 % при аналогичной сложности и тактовой частоте чипа.

В «чистой» комнате производственного комплекса TSMC

Разработка 10-нм технологии производства микросхем проходит по плану; на своём симпозиуме TSMC продемонстрировала 300-мм подложку с 256-Мбайт интегральными схемами памяти SRAM, обработанную по указанному техпроцессу.

Поскольку 16-нм нормы производства TSMC используют межблочные соединения, изолирующие слои и контакты от 20-нм техпроцесса, то и размеры микросхем, произведённых по CLN16FF/CLN16FF+, аналогичны размерам чипов, созданных по технологии 20 нм (CLN20SOC). 16-нм техпроцессы TSMC используют более продвинутые транзисторы с вертикально расположенным затвором (fin field effect transistor, FinFET), что увеличивает частотный потенциал и уменьшает энергопотребление произведённых интегральных схем. Однако себестоимость микросхем, произведённых по 16-нм технологиям в пересчёте на чип и на транзистор, выше, чем у чипов, созданных по 20-нм техпроцессу.

Учитывая особенности 16-нм технологий TSMC, а также ценообразования компании, основной задачей 10-нм процесса является увеличение плотности транзисторов на квадратный миллиметр площади. Последнее снизит себестоимость микросхем в пересчёте на единицу продукции и на транзистор. Хотя увеличение плотности на 110 % (более чем в два раза) очень хороший результат, это ниже, чем увеличение в 2,25 раза, которое озвучивалось прошлым летом. Изменение некоторых характеристик технологического процесса говорит о том, что разработка всё еще идёт.

Производственный комплекс TSMC

В ближайшие кварталы TSMC планирует установить оборудование для опытного производства микросхем с использованием 10-нм технологии в одном из существующих производственных комплексов. Пробное производство планируется начать в последней четверти 2015 года. Во втором квартале 2016 компания планирует приступить к строительству полностью новой фабрики, которая впоследствии будет производить интегральные схемы по технологии 10 нм. Ожидается, что 10-нм техпроцесс станет применяться для массового производства микросхем в 2017 г.

Ранее в этом году TSMC сообщила, что 10-нм технологический процесс станет долгожителем и будет использован для производства самых разных микросхем долгие годы.

Примечательно, что компания TSMC не стала рассказывать, какие преимущества получат 10-нм микросхемы, если ей удастся внедрить использование литографических сканеров, работающих в диапазоне EUV (extreme ultraviolet — излучение с длиной волны 13,5 нм). По всей видимости, ситуация с доступностью EUV-сканеров, экономически эффективных для массового производства интегральных схем, пока остаётся неясной.