Новости Hardware

TSMC производит первый 10-нм испытательный чип с четырьмя ARM Cortex-A57

Компания Taiwan Semiconductor Manufacturing Co. объявила, что она успешно произвела первую испытательную микросхему по 10-нм технологическому процессу. Крупнейший в мире контрактный производитель полупроводников планирует начать опытное производство интегральных схем по 10-нм техпроцессу в конце этого года. TSMC намеревается приступить к коммерческому изготовлению подобных чипов в 2016 или 2017 годах.

На конференции Design Automation Conference в Сан-Франциско (Калифорния) TSMC объявила, что она успешно изготовила аттестационную модель микросхемы (validation vehicle) для своего 10-нм процесса производства полупроводников, сообщает Nikkei BP. Ранее в этом году TSMC демонстрировала 300-мм подложку с 256-Мбайт интегральными схемами памяти SRAM, обработанную по указанному техпроцессу. Представители TSMC не пояснили, когда именно компания произвела тестовую интегральную схему, но поскольку симпозиум проходил в начале июня, логично предположить, что чип был произведён в апреле или мае.

TSMC: 10-нм испытательный чип готов

TSMC: 10-нм испытательный чип готов

Испытательные модели микросхем (validation vehicle) необходимы для подтверждения того, что процесс изготовления, программные средства автоматизации проектирования (electronic design automation, EDA), межблочные соединения, различная интеллектуальная собственность и фактические блоки микросхем совместимы между собой и могут быть использованы для производства коммерческих продуктов.

Микросхемы для аттестации технологических процессов типично имеют в своём составе различные критически важные элементы чипов и даже готовые интегральные схемы. Например, испытательная микросхема для технологии 10 нм FinFET (CLN10FF) содержит в своём составе четырёхъядерный модуль ARM Cortex-A57, который является хорошим показателем того, что технологический процесс готов к проектированию передовых систем на чипе. TSMC не раскрывает каких-либо дополнительных деталей о тестовой микросхеме.

Сертификация средств проектирования для 10-нм техпроцесса TSMC

Сертификация средств проектирования для 10-нм техпроцесса TSMC

Ранее в этом году TSMC раскрыла ряд подробностей о своём технологическом процессе 10 нм. Согласно планам компании, CLN10FF увеличит плотность транзисторов на 110 % по сравнению с технологией 16 нм FinFET+ (CLN16FF+). По сравнению с наиболее продвинутой версией 16-нм техпроцесса компании, частотный потенциал чипов, произведённых по CLN10FF, вырастет на 20 % при неизменном энергопотреблении, а потребление энергии упадёт на 40 % при аналогичной сложности и тактовой частоте микросхемы.

Благодаря увеличенной плотности транзисторов, стоимость изделий, произведённых по 10-нм технологии в пересчёте на чип и на транзистор, будет ниже, чем у интегральных схем, созданных по 16-нм и 20-нм техпроцессам. Поскольку все новые производственные нормы TSMC полагаются на транзисторы с вертикально расположенным затвором (fin-shaped field-effect transistor, FinFET), а стоимость проектирования средней микросхемы под такие техпроцессы составляет от $80 миллионов, многие небольшие компании не смогут позволить себе подобные затраты.

Производственный комплекс TSMC fab 15

Производственный комплекс TSMC fab 15

По сообщениям СМИ, TSMC начала строить опытную производственную линию для 10-нм чипов в своём производственном комплексе fab 15 phase 5 (находится около города Синьчжу на Тайване) в прошлом месяце. Линия, которая обойдётся TSMC в более чем миллиард долларов, будет готова через несколько месяцев, что даст возможность начать опытное производство микросхем в последнем квартале 2015 г. Примерно во второй четверти следующего года TSMC планирует приступить к строительству полностью новой фабрики, которая впоследствии будет производить интегральные схемы по технологии 10 нм. Ожидается, что 10-нм техпроцесс станет применяться для массового производства микросхем в 2017 г.

Примечательно, но компания TSMC до сих пор надеется разработать и запустить в коммерческую эксплуатацию версию своего 10-нм технологического процесса, рассчитанного на использование литографических сканеров, работающих в диапазоне EUV (extreme ultraviolet — излучение с длиной волны 13,5 нм). Использование EUV позволит отказаться от дорогостоящих технологий мульти-паттернинга, что сделает проектирование микросхем доступнее. Последний фактор крайне важен для целого ряда клиентов TSMC.

В «чистой» комнате производственного комплекса TSMC

В «чистой» комнате производственного комплекса TSMC

Samsung Electronics, пожалуй, главный конкурент TSMC на рынке контрактного производства микроэлектроники с использованием новейших техпроцессов, в апреле этого года также демонстрировала 300-мм подложку, обработанную при помощи 10-нм технологии. Компания надеется начать массовое производство полупроводников с использованием 10-нм техпроцесса уже в 2016 году.

Корпорация Intel обещает раскрыть подробности о своих планах на использование технологического процесса 10 нм позже в этом году. Согласно неофициальной информации, Intel не сможет начать производство 10-нм микросхем ранее конца 2016 года. Кроме того, многие считают, что по-настоящему массовое изготовление 10-нм чипов Intel начнётся только в 2017.

Компания GlobalFoundries до последнего времени вела разработку 10-нм технологического процесса самостоятельно. Вследствие приобретения микроэлектронного бизнеса IBM, компания, судя по всему, объединит свои наработки в этой области с разработками инженеров IBM.

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER.
Материалы по теме
window-new
Soft
Hard
Тренды 🔥