Новости Hardware

Imec представила идеальный транзистор для 2-нм техпроцесса

Как мы знаем, переход на техпроцесс с нормами 3 нм будет сопровождаться переходом на новую архитектуру транзистора. В терминах компании Samsung, например, это будут транзисторы MBCFET (Multi Bridge Channel FET), у которых транзисторный канал будет выглядеть как несколько расположенных друг над другом каналов в виде наностраниц, окружённых со всех сторон затвором (подробнее см. в архиве наших новостей за 14 марта).

Структура 3-нм транзистора Samsung MBCFET

Структура 3-нм транзистора Samsung MBCFET

По мнению разработчиков из бельгийского центра Imec это прогрессивная, но не идеальная структура транзистора с использованием вертикальных затворов FinFET. Идеальной для техпроцессов с масштабом элементов менее 3 нм будет другая структура транзистора, которую предложили бельгийцы.

В Imec разработали транзистор с раздельными страницами или Forksheet. Это те же вертикальные наностраницы в качестве каналов транзисторов, но разделённые вертикальным диэлектриком. С одной стороны диэлектрика создаётся транзистор с n-каналом, с другой ― с p-каналом. И оба они окружены общим затвором в виде вертикального ребра.

Imec предлагает транзистор с раздельными наностраницами

Imec предлагает транзистор с раздельными наностраницами (Forksheet)

Сократить расстояние на кристалле между транзисторами с разной проводимостью ― вот ещё один главный вызов для дальнейшего снижения масштаба технологического процесса. Моделирование TCAD подтвердило, что транзистор с раздельными страницами обеспечит 20-процентное уменьшение площади кристалла. В общем случае новая архитектура транзистора снизит стандартную высоту логической ячейки до 4,3 треков. Ячейка станет проще, что также относится к изготовлению ячейки памяти SRAM.

Эволюция логической ячейки по мере совершенстования каналов с вертикальными затворами

Эволюция логической ячейки по мере совершенствования каналов с вертикальными затворами

Простой переход от наностраничного транзистора к транзистору с раздельными наностраницами обеспечит рост производительности на 10 % с сохранением потребления или сокращение потребления на 24 % без прироста производительности. Моделирование для 2-нм техпроцесса показало, что ячейка SRAM с использованием раздельных наностраниц обеспечит комбинированное уменьшение площади и повышение производительности до 30 % при разнесении переходов p- и n- до 8 нм.

Источник:

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER.
Материалы по теме
Прежде чем оставить комментарий, пожалуйста, ознакомьтесь с правилами комментирования. Оставляя комментарий, вы подтверждаете ваше согласие с данными правилами и осознаете возможную ответственность за их нарушение.
Все комментарии премодерируются.
Комментарии загружаются...
window-new
Soft
Hard
Тренды 🔥
Facebook обсуждает возможность использования системы распознавания лиц в своих умных очках 4 мин.
Производство Tesla Model 3 возобновилось, Model X и Model S будут собираться в две смены 9 мин.
Большой телевизор Xiaomi Redmi MAX TV с частотой обновления 120 Гц стоит $1240 32 мин.
Новая статья: Время попробовать что-то новое: тестируем видеокарты в разных играх в ультрашироком формате 21:9 5 ч.
Blue Origin отложила первый запуск тяжёлой многоразовой ракеты New Glenn на конец 2022 года 7 ч.
Intel Core i7-11700K (Rocket Lake-S) уже можно купить в Германии, но по завышенной цене 7 ч.
Новая статья: Обзор платформы «Яндекс.ТВ»: умное ТВ по-российски 7 ч.
LG тоже будет производить новые аккумуляторы 4680 для Tesla 7 ч.
Canon скоро выпустит в России беззеркалку EOS M50 Mark II для блогеров с поддержкой вертикальных видео 8 ч.
Потенциальные покупатели зарезервировали более 1 млн флагманских смартфонов Realme GT 5G 8 ч.