Новости Hardware

Imec представила идеальный транзистор для 2-нм техпроцесса

Как мы знаем, переход на техпроцесс с нормами 3 нм будет сопровождаться переходом на новую архитектуру транзистора. В терминах компании Samsung, например, это будут транзисторы MBCFET (Multi Bridge Channel FET), у которых транзисторный канал будет выглядеть как несколько расположенных друг над другом каналов в виде наностраниц, окружённых со всех сторон затвором (подробнее см. в архиве наших новостей за 14 марта).

Структура 3-нм транзистора Samsung MBCFET

Структура 3-нм транзистора Samsung MBCFET

По мнению разработчиков из бельгийского центра Imec это прогрессивная, но не идеальная структура транзистора с использованием вертикальных затворов FinFET. Идеальной для техпроцессов с масштабом элементов менее 3 нм будет другая структура транзистора, которую предложили бельгийцы.

В Imec разработали транзистор с раздельными страницами или Forksheet. Это те же вертикальные наностраницы в качестве каналов транзисторов, но разделённые вертикальным диэлектриком. С одной стороны диэлектрика создаётся транзистор с n-каналом, с другой ― с p-каналом. И оба они окружены общим затвором в виде вертикального ребра.

Imec предлагает транзистор с раздельными наностраницами

Imec предлагает транзистор с раздельными наностраницами (Forksheet)

Сократить расстояние на кристалле между транзисторами с разной проводимостью ― вот ещё один главный вызов для дальнейшего снижения масштаба технологического процесса. Моделирование TCAD подтвердило, что транзистор с раздельными страницами обеспечит 20-процентное уменьшение площади кристалла. В общем случае новая архитектура транзистора снизит стандартную высоту логической ячейки до 4,3 треков. Ячейка станет проще, что также относится к изготовлению ячейки памяти SRAM.

Эволюция логической ячейки по мере совершенстования каналов с вертикальными затворами

Эволюция логической ячейки по мере совершенствования каналов с вертикальными затворами

Простой переход от наностраничного транзистора к транзистору с раздельными наностраницами обеспечит рост производительности на 10 % с сохранением потребления или сокращение потребления на 24 % без прироста производительности. Моделирование для 2-нм техпроцесса показало, что ячейка SRAM с использованием раздельных наностраниц обеспечит комбинированное уменьшение площади и повышение производительности до 30 % при разнесении переходов p- и n- до 8 нм.

Источник:

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER.
Материалы по теме
Прежде чем оставить комментарий, пожалуйста, ознакомьтесь с правилами комментирования. Оставляя комментарий, вы подтверждаете ваше согласие с данными правилами и осознаете возможную ответственность за их нарушение.
Все комментарии премодерируются.
Комментарии загружаются...
window-new
Soft
Hard
Тренды 🔥
Пользователи Google+ получат по $12 компенсаций за утечку личных данных 3 ч.
Запрет Трампом Tencent может аукнуться игровой индустрии — Fortnite, League of Legends и другим играм 4 ч.
Бой ещё не окончен: вышел тизер-трейлер первого дополнения к DOOM Eternal 4 ч.
Microsoft попытается оптимизировать разработку Windows с помощью очередных перестановок 6 ч.
Цепочка заданий, противоборства и более десятка машин — подробности ближайшего обновления GTA Online 7 ч.
На Xbox One временно стали бесплатными мультиплеер и ряд популярных игр 7 ч.
Хакеры переключились на использование легитимных инструментов удалённого управления и администрирования 7 ч.
Huawei может перевести все свои устройства на ОС собственной разработки в ближайшем будущем 8 ч.
Идти по знакам: пазл-платформер The Pedestrian выйдет на PlayStation 4 в следующем году 8 ч.
Супермен должен умереть: авторы Batman: Arkham анонсировали игру Suicide Squad 8 ч.