Компании, занимающиеся разработкой решений в области PCIe, уже некоторое время экспериментируют с оптической передачей данных в качестве альтернативы интерфейсу CopperLink. На мероприятии DevCon 2024 было продемонстрировано важное достижение: Cadence показала соединение PCIe 7.0 на скорости 128 ГТ/с с использованием стандартных компонентов.
Источник изображения: Cadence
В рамках демонстрации соединение поддерживалось непрерывно в течение двух дней — на протяжении всего мероприятия — без перерывов. Оптические коннекторы PCIe предназначаются для корпоративных решений: гиперскейлеров, облачных провайдеров, центров обработки данных и HPC. В качестве альтернативы CopperLink оптические коннекторы могут обеспечить разработчикам серверов и операторам ЦОД расширенные возможности с учётом высокой пропускной способности.
Спецификации CopperLink, утверждённые ранее в этом году, предлагают скорость до 32 и 64 ГТ/с для PCIe 5.0 и 6.0 соответственно; оптика поможет разогнать PCIe 6.0 и 7.0, но скорость в 128 ГТ/с, которую продемонстрировала Cadence, актуальна только для последней версии стандарта. Организация PCI-SIG создала отдел для разработки оптических соединений ещё в августе 2023 года. Планируется создание целого спектра решений для PCIe: подключаемые оптические трансиверы, встроенная оптика и оптические системы ввода-вывода. Окончательные спецификации оптического подключения, как ожидается, будут подготовлены к декабрю 2024 года.
Передовые потребительские ПК в настоящее время работают с PCIe 5.0 — стандарт обеспечивает SSD скорость выше 10 Гбайт/с. Спецификации PCIe 6.0 были опубликованы в начале 2022 года — в корпоративных системах соответствующие ему компоненты могут появиться в 2024 и 2025 годах. На минувшей неделе во время DevCon предварительные спецификации PCIe 7.0 обновились до версии 0.5, а окончательные появятся в следующем году. По первоначальным оценкам PCI-SIG, соответствующее им оборудование должно было появиться в 2027 году, но впоследствии сроки были перенесены ещё на год вперёд.
Спецификации PCIe 6.0 и 7.0 должны поддерживать пропускную способность до 256 и 512 Гбайт/с соответственно для интерфейсов x16. Их нововведения включают в себя модуляцию PAM4, Lightweight Forward Error Correction (L-FEC), Cyclic Redundancy Check (CRC) и Flow Control Units (Flits). Flits и многие другие функции PCIe 6.0 компания Cadence также продемонстрировала на DevCon.
