TSMC могла бы улучшить характеристики 2-нм техпроцесса, но вышло бы слишком дорого

На квартальном отчётном мероприятии руководство TSMC в очередной раз перечислило те параметры, которые удастся реализовать в рамках 2-нм техпроцесса, запланированного к освоению в рамках массового производства к концу 2025 года. Новая структура транзисторов ограничит возможности увеличения плотности их размещения, но в компании придерживаются критерия оптимальной себестоимости и уповают на чиплеты в сочетании с трёхмерной компоновкой.

Как напомнил генеральный директор TSMC Си-Си Вэй (C.C. Wei), в рамках перехода на 2-нм технологию упор сделан на энергетическую эффективность. Скорость переключения транзисторов, непосредственно влияющая на производительность компонента, вырастет на 10‒15 % при неизменном энергопотреблении, либо можно будет добиться снижения энергопотребления на 20‒30 % при том же уровне быстродействия. Плотность размещения транзисторов по сравнению с техпроцессом N3E вырастет только на 20 %, что ниже типичного прироста.

Когда данное несоответствие привлекло внимание аналитиков, председатель совета директоров TSMC Марк Лю (Mark Liu) пояснил, что в рамках 2-нм технологии компании удалось добиться прогресса в масштабировании транзисторов, но его скромная величина обусловлена как наличием у специалистов TSMC особых представлений о потребностях клиентов, для которых важнее энергетическая эффективность изделия, так и соображениями снижения себестоимости продукции. Другими словами, плотность размещения транзисторов в рамках 2-нм технологии можно было бы попытаться увеличить, но это повлекло бы рост затрат, которые пришлось бы переложить на плечи клиентов.

При этом TSMC собирается компенсировать подобные ограничения более активным использованием как чиплетной компоновки в сочетании с 2-нм техпроцессом, так и прогрессом в сфере совершенствования пространственной компоновки. В частности, ради этого в Японии был открыт исследовательский центр, который позволит TSMC и её местным партнёрам усовершенствовать материалы и технологии, обеспечивающие трёхмерную компоновку полупроводниковых элементов. Активно ведётся работа с поставщиками подложек, хотя сама TSMC выпускать их собственными силами и не собирается, но в сегменте высокопроизводительных вычислений все эти решения будут широко применяться к моменту выхода на рынок 2-нм изделий.