AMD и Intel совместно утвердили набор ИИ-инструкций ACE для будущих x86-процессоров

Ядра центральных процессоров на архитектуре x86 от AMD и Intel получат дополнительные вычислительные блоки для умножения матриц и работы с алгоритмами искусственного интеллекта.

AMD и Intel с осени 2024 года проводят совместную работу в рамках Консультативной группы экосистемы x86 с целью усиления своих позиций относительно конкурирующих архитектур — Arm и RISC-V. В рамках этого проекта они выпустили совместно разработанную спецификацию новых инструкций x86-процессоров — она получила название AI Compute Extensions или сокращённо ACE. Набор инструкций ACE в основном относится к умножению матриц с использованием форматов данных алгоритмов искусственного интеллекта для вывода с квантованными весами.

У конкурирующей Arm уже утверждены инструкции Scalable Matrix Extensions (SME2), основанные на Scalable Vector Extensions (SVE2). Вычислительные блоки SME интегрируются в системы на чипе Arm различными способами. Apple, в частности, использует SME2, начиная с чипов поколения M4, а Qualcomm — со Snapdragon X2.

Спецификация ACE 1.15 доступна для скачивания на сайте Консультативной группы по экосистеме x86 — она описывает только инструкции, а не конкретную реализацию. Вычислительные блоки ACE будут тесно связаны с Advanced Vector Extensions (AVX), используя, в частности, те же регистры; в спецификации упоминается AVX10. Упоминаются и Advanced Matrix Extensions (AMX), которые Intel до настоящего времени использовала только в серверных Xeon. Процессоры с вычислительными блоками ACE-v1 также должны поддерживать определённое подмножество инструкций AVX10.2.

В спецификации ACE v1 вводится 11 форматов данных, некоторые из которых имеют несколько представлений. Вычислительные блоки ACE должны иметь возможность не только производить вычисления с данными в этих форматах — спецификация определяет и множество преобразований форматов.

С 2023 года на рынке присутствуют x86-чипы со встроенными нейропроцессорами (NPU) — они оптимизированы для работы с определёнными форматами данных, но не отличаются достаточной гибкостью и занимают относительно большую площадь на кристалле. В 2024 году Microsoft установила NPU с производительностью 40 TOPS (INT8) обязательным условием для получения компьютером маркировки Copilot+. Недавно компания смягчила эти требования и разрешила использовать графические процессоры. С появлением ACE-совместимых процессоров требования могут измениться ещё раз.

Совместимые с набором инструкций ACE-v1 процессоры на архитектуре x86 едва ли появятся в продаже до 2028 года. Ни AMD с Zen 6, ни Intel с Nova Lake пока не упоминали ACE. Зато AMD упомянула некий движок Matrix Engine для чипов Zen 7 — возможно, речь идёт о совместимости с ACE.