Intel раскрыла устройство 256-ядерных Xeon Diamond Rapids — у них будет 1,25 Гбайт кеша

Intel рассказала на конференции Hot Chips о процессорах Xeon семейства Diamond Rapids, которые выйдут на рынок в следующем году. Это будут первые процессоры Intel, выпускаемые по усовершенствованному техпроцессу Intel 18A-P. Компания раскрыла подробности архитектуры новых чипов, сообщает Hardwareluxx.

В центре процессорной сборки располагаются два чиплета I/O Memory Hub (IMH Tile), которые производятся по техпроцессу Intel 3 и отвечают за работу подсистем памяти и ввода-вывода. Предусмотрены также до четырёх базовых чиплетов Base Tile, изготавливаемых по технологии Intel 3-T. Каждый из них содержит, помимо прочего, кеш последнего уровня LLC (Last Level Cache), общий для нескольких вычислительных чиплетов Core Tile. На самих Core Tile располагаются процессорные ядра с кешем L1 и L2, а производятся эти чиплеты по технологии Intel 18A-P.

Для соединения Core Tile с Base Tile Intel использует технологию гибридного соединения (Hybrid Bonding Interface, HBI), которую компания называет Foveros 3D Direct. Для связи между чиплетами IMH и Base Tile применяется межкристалльный интерфейс D2D (Die-to-Die) на основе UCIe-S (Substrate Copper Links).

Intel 18A-P представляет собой усовершенствованный вариант техпроцесса Intel 18A, предлагающий более высокую производительность и дополнительные возможности оптимизации транзисторов по быстродействию и энергопотреблению. Для высокопроизводительных транзисторов Intel предусмотрела два контакта питания на обратной стороне кристалла. Кроме того, появилась пятая пара вариантов порогового напряжения (Vt), расположенная между LVT (Low Voltage) и ULVT (Ultra Low Voltage), что расширяет возможности оптимизации транзисторов по производительности и энергопотреблению.

Intel утверждает, что техпроцесс 18A-P позволил на 33 % сократить разброс характеристик между крайними сценариями PVT (Process, Voltage, Temperature), учитывающими технологические вариации, напряжение питания и рабочую температуру. Благодаря этому параметры транзисторов становятся более однородными как в пределах одной пластины, так и между отдельными кристаллами. В результате при проектировании можно закладывать меньшие запасы по тактовым частотам, напряжениям и таймингам, что позволяет повышать частоты и энергоэффективность, а также увеличивать выход годной продукции.

С двумя центральными чиплетами IMH взаимодействуют до 16 вычислительных чиплетов Core Tile. Каждый Core Tile содержит 16 процессорных ядер с собственным кешем L2, поэтому максимальное число ядер Diamond Rapids достигает 256. Кеш последнего уровня расположен в Base Tile и доступен ядрам связанных с ним Core Tile через 3D Xbar. Его общий объём может достигать 1280 Мбайт, по 320 Мбайт на каждый из четырёх Base Tile.

Каждый чиплет IMH Tile содержит шесть PHY для интерфейса D2D, а также компоненты подсистемы Unified Memory Fabric. В неё входят PHY DDR, контроллеры памяти, Snoop-фильтры и ускорители шифрования и дешифрования памяти. Подсистема ввода-вывода содержит четыре группы высокоскоростных линий, которые могут использоваться для PCI Express, CXL или UPI при многосокетном подключении. Diamond Rapids получат поддержку DDR5-12800 с совокупной пропускной способностью памяти до 1,6 Тбайт/с, а также до 128 линий PCI Express.

Процессоры Diamond Rapids также получат поддержку инструкций Advanced Matrix Extensions (AMX) и AVX 10.2, аппаратных ускорителей QAT, DSA и IAA. Архитектура предусматривает разветвлённую структуру Fan-out Fabric и модульные вычислительные блоки CBB (Compute/Building Blocks), соединённые с помощью Foveros 3D Direct и Hybrid Bonding Interconnect (HBI). Кроме того, предусмотрены технологии безопасности Intel TDX и SGX, улучшенные возможности RAS (Reliability, Availability, Serviceability) и QoS, а также средства телеметрии.