Компания Arm опубликовала спецификацию PC Base System Architecture (PC-BSA), призванную задать стандарт для проектирования ПК на базе Arm-процессоров. Документ устанавливает требования к оборудованию и прошивке, благодаря которым Arm-системы станут более предсказуемыми для операционных систем, гипервизоров и другого ПО.

Источник изображения: Windows / unsplash.com

PC-BSA Level 1 требует наличия 64-разрядного процессора на Armv8.1 или более поздней версии архитектуры, интеграции Trusted Platform Module (TPM) 2.0 для функций безопасности, поддержки System Memory Management Unit (SMMU) для работы вирутализации и поддержки стандартов PCI Express для обеспечения совместимости устройств. Эти меры призваны сократить число инцидентов, мешавших совместимости Arm-систем там, где традиционно господствовала архитектура x86 — они предусматривают безопасные процессы загрузки и совместимость с современным ПО «из коробки».

Много внимания уделяется виртуализации — создаётся впечатление, что экосистема ПК под Arm формируется для удовлетворения актуальных потребностей, предполагающих разделение и управление рабочими нагрузками при помощи виртуальных машин и контейнеров. Наличие TPM 2.0, включённой в список системных требований Windows 11, призвано сделать машины на Arm не менее надёжными, чем системы на x86. Соблюдение стандартов PCIe обеспечит совместимость с актуальными комплектующими, включая видеокарты и быстрые твердотельные накопители.

Спецификация первого уровня закладывает основы, но ей дело не ограничится. Далее последуют дополняющие документы, предполагающие, в частности, разметку памяти (Memory Tagging) для упрощения отладки и комплексную поддержку средств шифрования. Успех PC-BSA будет зависеть от того, как будут соблюдаться требования — производителям оборудования и разработчикам ПО придётся принять решение, хотят ли они поучаствовать в революции Arm в экосистеме Windows.

В настоящее время технология ключей доступа (passkeys) ограничивает их присутствие в экосистеме ПО только одного разработчика — в результате пользователи вынуждены создавать их дубликаты для входа в одну систему.

Источник изображения: Pete Linforth / pixabay.com

Ключи доступа — наиболее успешная на сегодняшний день попытка избавить человечество от традиционных паролей; и теперь технологическая индустрия стремится исправить один недостаток данного решения, обеспечив возможность экспорта и импорта ключей доступа при их переносе с одной платформы на другую. Ответственная за эту технологию организация FIDO Alliance объявила о новой инициативе по «безопасному перемещению ключей доступа» между поставщиками услуг и представила проект спецификаций обновлённого протокола и обмена данными ключей доступа.

«Безопасный обмен учётными данными является приоритетом для альянса, поскольку он способен улучшить работу пользователей, но безопасного способа передачи этой информации между поставщиками не было до сих пор», — говорится в заявлении организации. Сейчас пользователи могут создавать ключи доступа с помощью программных решений Apple, Google и Microsoft, а также платформ — менеджеров паролей. В идеале можно было бы синхронизировать один и тот же набор ключей на разных платформах, но пока они ограничены экосистемой ПО каждой компании, а значит, для входа в одну и ту же учётную запись приходится создавать дубликаты ключей.

Источник изображения: Gerd Altmann / pixabay.com

Сейчас это ограничение обходится при помощи QR-кодов, но FIDO Alliance стремится обеспечить полноценную совместимость, «устранив любые технические барьеры», связанные с технологией ключей доступа. «Критически важно, чтобы пользователи могли выбирать предпочтительную платформу управления учётными данными и безопасно без ограничений менять поставщиков [систем] учётных данных», — говорится в заявлении организации. Проект спецификации обещает экспорт и импорт ключей доступа в зашифрованном виде, хотя в теперешнем виде для этого используется незащищённый файл CSV с открытым текстом; предполагается и развёртывание средств, которые пресекут злоупотребления механизмами переноса ключей доступа хакерами.

FIDO Alliance потребуется какое-то время, чтобы закрепить спецификации и впоследствии обеспечить их коммерческое развёртывание, но впоследствии они будут открыты и доступны для внедрения поставщиками систем учётных данных, чтобы пользователи имели возможность менять их безопасно и просто. Отзывы о проекте спецификаций ассоциация принимает на платформе GitHub — свой вклад в проект уже внесли 1Password, Bitwarden и Google.

Комитет стандартизации полупроводниковой продукции (JEDEC) выпустил спецификацию DDR5 (JESD79) в 2020 году, определив параметры модулей вплоть до скорости DDR5-6400. Теперь комитет представил обновлённую спецификацию JESD79-JC5, которая определяет характеристики модулей до DDR5-8800, повышает пиковую пропускную способность памяти на 37,5 % и добавляет некоторые новые функции безопасности, предназначенные для противодействия атакам типа RowHammer.

Источник изображения: unsplash.com

Выпуск новой спецификации говорит о том, что все члены комитета JESD79, который устанавливает спецификации для DDR5, включая производителей микросхем памяти и разработчиков контроллеров памяти, подтверждают, что DDR5-8800 является жизнеспособным расширением спецификации DDR5 как с точки зрения производительности, так и с точки зрения стоимости. Совместными усилиями в стандарт была добавлена новая функция Self-Refresh Exit Clock Sync для оптимизации тренировки памяти. Таблица официальных спецификаций JEDEC для модулей DDR5 представлена ниже.

Источник изображения: anandtech.com

Обновлённая спецификация вносит несколько изменений, направленных на противодействие эксплойтам в стиле RowHammer. В процессе такой атаки определённые ячейки памяти перегружаются запросами настолько, что вызванные этими операциями токи утечек меняют заряды в физически расположенных рядом ячейках, что даёт возможность получить доступ к защищённым областям памяти, не обращаясь к ней напрямую. Используя уязвимость RowHammer можно, например, похищать 2048-битные RSA-ключи из защищённой области.

Функция подсчёта активаций по строкам (Per-Row Activation Counting — PRAC) позволяет DDR5 контролировать частоту обращений к одной и той же строке. При превышении определённого порога ячейки в соседних строках перезаписываются на случай, чтобы в какой-то из ячеек не произошло искажение бита. Примечательно, что в пресс-релизе JEDEC ни разу не используется название RowHammer, хотя речь идёт явно об этой уязвимости.

Эксперты полагают, что функция PRAC основана на недавнем патенте Intel «Идеальное отслеживание RowHammer с множественным шагом счета» (US20220121398A1), в котором описан похожий механизм под названием PRHT (Perfect Row Hammer Tracking). Intel указывает, что этот метод вызывает потери производительности, поскольку увеличивает общее время обновления строк.

Обновлённая спецификация DDR5 также убирает требование поддержки частичного самообновления массива (Partial Array Self Refresh — PASR) из-за потенциальных проблем безопасности. Функция PASR в первую очередь нацелена на повышение энергоэффективности памяти для мобильных устройств, и как технология, связанная с обновлением, потенциально способствует атакам RowHammer. Но поскольку мобильные устройства все чаще используют оптимизированные технологии LPDDR с низким энергопотреблением, отмена поддержки PASR не выглядит серьёзной проблемой для потребителей.

PCI Special Interest Group (PCI-SIG) опубликовала первую предварительную версию полных спецификаций стандарта PCIe 7.0 для рассмотрения участниками организации. Проект включает в себя все изменения спецификаций, которые PCIe 7.0 получит по сравнению с PCIe 6.0. Новая версия PCI Express по-прежнему готовится к полному выпуску в 2025 году.

Источник изображений: PCI-SIG

Стандарт PCIe 7.0 предложит пропускную способность до 128 ГТ/с (гигатрансферов в секунду), что вдвое больше, чем у PCIe 6.0. Это означает, что слот PCIe 7.0 x16 сможет обеспечить внушительную пропускную способность в 512 Гбайт/с от процессора к карте расширения и обратно.

Вместе с двукратным приростом пропускной способности по сравнению с предыдущим стандартом, в PCIe 7.0 будут использоваться некоторые технологии, которые применяются в PCIe 6.0, включая модуляцию PAM-4 и кодирование Flow Control Unit (FLIT) 1b/1b, позволяющее осуществлять прямое исправление ошибок (FEC) в передаваемых пакетах фиксированного размера. Это делает архитектуру PCIe 7.0 очень похожей на PCIe 6.0, что может ускорить её внедрение.

Переход от PCIe 4.0 к PCIe 5.0 удвоил скорость передачи данных за счёт увеличения частоты шины, что наложило свои ограничения, например, почти вдвое сократив допустимую длину электрических путей. Это означает, что устройства для передачи и приёма сигнала пришлось размещать ближе друг к другу, чтобы обеспечить целостность сигнала. Также это потребовало использования более толстого текстолита на основе более прочных и дорогих материалов в материнских платах.

Новый интерфейс PCIe 6.0 снова удвоил пропускную способность относительно PCIe 5.0, но это увеличение произошло за счёт применения кодирования PAM-4 с NRZ вместо увеличения частоты, поэтому требования PCIe 6.0 к длине электрических путей остаются примерно такими же, как у предыдущего стандарта. В то же время кодирование PAM-4 сильнее подвержено ошибкам, поэтому частота ошибок у PCIe 6.0 увеличилась, даже несмотря на добавление функции прямой коррекции ошибок (FEC). Это в свою очередь, сокращает показатель эффективной пропускной способности. Ретаймеры могут помочь решить эти проблемы, но их использование также увеличивает затраты.

На данный момент релиз окончательных спецификаций PCI Express 7.0 ожидается в 2025 году, а массовое появление продуктов на их основе запланировано на 2028 год. Впрочем, первые устройства с его поддержкой наверняка появятся чуть раньше. Тем не менее, распространение нового стандарта поначалу будет в основном ограничено рынком корпоративных и серверных устройств.