Теги → 5-нм
Быстрый переход

В 2021 году TSMC предложит улучшенный 5-нм техпроцесс

По мнению руководства компании Intel, когда через два года дебютируют первые 7-нм продукты микропроцессорного гиганта, они будут конкурировать с 5-нм продукцией тайваньской TSMC. Так, да не так. Тайваньские источники со ссылкой на анонимных представителей островной индустрии спешат уточнить, что в 2021 году Intel придётся столкнуться с улучшенным 5-нм техпроцессом TSMC. Это будет техпроцесс N5+ или 5 nm Plus ― второе поколение 5-нм техпроцесса крупнейшего в мире контрактного производителя чипов.

Как известно, о чём регулярно напоминает руководство TSMC, рисковое производство с нормами 5 нм компания запустила в первом квартале текущего года. Массовое производство с нормами 5 нм (5N) стартует в первом или во втором квартале 2020 года. В точных сроках запуска массового производства с нормами 5 нм компанией TSMC есть один нюанс. Для работы с данными технологическими нормами компания строит новый завод ― предприятие Fab 18. Как только Fab 18 будет введена в строй, можно будет говорить о начале производства с нормами 5 нм. Этот процесс может растянуться с конца 2019 года до второго квартала 2020 года включительно. Но даже если брать крайние сроки, коммерческое производство с нормами 5 нм TSMC запустит не позднее апреля-июня 2020 года.

Из вышесказанного следует, что рисковое производство с нормами N5+ или по улучшенному 5-нм техпроцессу компания начнёт в первом квартале 2020 года. Источник прямо об этом говорит. Ещё спустя год компания будет готова начать массовый выпуск чипов с использованием техпроцесса N5+. Именно с этим техпроцессом придётся сравнивать свои производственные достижения компании Intel, когда она в 2021 году представит свои первые 7-нм дискретные графические процессоры. Компании AMD и NVIDIA, как давние клиенты TSMC, к этому времени имеют все шансы выпустить как 5-нм GPU, так и вынашивать планы запуска в производство графических решений на улучшенном 5-нм техпроцессе.

На сегодняшний день о техпроцессе TSMC N5+ сказать нечего, кроме одного. Этот техпроцесс частично будет использовать сканеры диапазона EUV. Глубина использования сканеров с длиной волны 13,5 нм будет определять, насколько техпроцесс N5+ окажется лучше техпроцесса N5.

Samsung начала принимать заказы на изготовление 5-нм чипов

Компания Samsung вовсю использует преимущество первопроходца полупроводниковой литографии с применением сканеров диапазона EUV. Пока TSMC готовится начать использовать сканеры с длиной волны 13,5 нм в июне, адаптировав их для выпуска чипов в рамках второго поколения техпроцесса с нормами 7 нм, Samsung погружается глубже и заявляет о завершении разработки техпроцесса с проектными нормами 5 нм. Более того, южнокорейский гигант объявил о начале приёма заказов на выпуск 5-нм решений для производства на мультипроектных пластинах. Это означает, что Samsung готова принимать цифровые проекты чипов с нормами 5 нм и выпускать опытные партии рабочего 5-нм кремния.

Достижения Samsung Foundry в области EUV

Достижения Samsung Foundry в области EUV

Быстро перейти от предложения 7-нм техпроцесса с EUV на производство 5-нм решений также с EUV компании помогло то обстоятельство, что Samsung сохранила совместимость проектных элементов (IP), инструментов проектирования и контроля. Кроме прочего это означает, что клиенты компании сэкономят средства на приобретение средств проектирования, тестирования и готовых IP-блоков. Наборы PDK для проектирования, методология (DM, design methodologies) и платформы автоматического проектирования EDA стали доступны ещё в рамках разработки чипов для 7-нм норм Samsung с EUV в четвёртом квартале прошлого года. Все эти инструменты обеспечат разработку цифровых проектов также для техпроцесса 5 нм с транзисторами FinFET.

Вехи развития литографического оборудования

Вехи развития литографического оборудования

По сравнению с 7-нм техпроцессом с использованием сканеров EUV, который компания запустила в октябре прошлого года, техпроцесс с нормами 5 нм обеспечит увеличение эффективности использования площади кристалла на 25 % (Samsung избегает прямых заявлений о снижении размеров площади кристалл на 25 %, что оставляет ей пространство для манёвра цифрами). Также переход на 5-нм техпроцесс позволит либо снизить на 20 % потребление чипов, либо повысить на 10 % производительность решений. Ещё одним бонусом станет сокращение числа фотомасок, которые необходимы для производства полупроводников.

Строительство новой фабрики Samsung Foundry в Хвасоне

Строительство новой фабрики Samsung Foundry в Хвасоне

Выпуском продукции с использованием сканеров EUV компания Samsung занимается на заводе S3 в городе Хвасон. Во второй половине текущего года компания завершит строительство нового производства рядом с Fab S3, которое будет готово выпускать чипы с использованием EUV-техпроцессов в следующем году.

Несмотря на спад, TSMC начнёт выпуск 5-нм продукции в 2020 году

2019 год обещает стать не лучшим периодом для крупнейшего контрактного производителя полупроводников, компании TSMC. Сначала выяснилось, что заказы из-за низких продаж сократит Apple, что повлечёт за собой падение выручки в первом квартале примерно на 14 % по сравнению с аналогичным периодом прошлого года. Затем стало понятно, что в первой половине наступившего года спрос на полупроводниковую продукцию вообще будет невысоким. В результате TSMC не удастся полностью загрузить свои 7-нм производственные линии. На этой неделе компания подтвердила, что хороших финансовых показателей работы в этом году ждать не приходится, выручка увеличится в лучшем случае на 1–3 % по сравнению с 6,5 % в 2018. Однако отказываться от планов по внедрению 5-нм технологии TSMC не намерена, и клиенты начнут получать серийные 5-нм чипы уже через год.

Как прокомментировал ситуацию президент и содиректор TSMC Си-Си Вэй (C.C. Wei): «Разработка нашей технологии N5 [5 нм] идёт по плану, проба производства состоится в первой половине 2019-го, а массовый выпуск продукции стартует в первом полугодии 2020 года». Кроме того он пояснил, что все продукты, которые сейчас выпускаются по 7-нм технологии, могут быть легко перенесены на 5-нм процесс, и по этой причине будущая технология может стать ещё более популярной, чем текущий 7-нм техпроцесс. «Мы ожидаем более широкого применения процесса N5 в сегменте HPC. Поэтому мы уверены, что технология N5 окажется востребованной и будет использоваться в течение долгого времени», — добавил руководитель TSMC.

В прошлые годы передовая технология TSMC обеспечивала порядка 10–20 % дохода компании, в то время как основная технология с более «крупными» на шаг нормами давала около 30 % дохода. Теперь же структура доходов стала совсем иной. 10-нм техпроцесс, который по нынешним меркам можно считать основным, дал TSMC по итогам последнего квартала прошлого года лишь 6 % всего дохода. Это вероятно связано с тем, что 10-нм техпроцесс считается «проходным» и не имеющим перспектив стать долгожителем. Зато 7-нм производство, которое стартовало в июле 2018, смогло принести тайваньской кузнице целых 23 % всего дохода в четвёртом квартале.

Всё это прекрасно согласуется с тем, что говорит президент TSMC. Клиенты компании могут смело переходить на 7-нм техпроцесс рассчитывая, что впоследствии их разработки получат преимущества и следующего техпроцесса. Возможно, что у TSMC даже имеются какие-то договорённости по этому поводу с ведущими клиентами, и они были подписаны сразу на два последовательных техпроцесса. В пользу этой версии говорит и тот факт, что GlobalFoundries не удалось обеспечить себя заказами на 7-нм производство для того, чтобы разработка и внедрение этого техпроцесса стали бы финансово выгодными. В то же время некоторые традиционные клиенты TSMC отказались от использования её техпроцесса с 7-нм нормами. Как следует из циркулирующих в отрасли слухов, IBM и NVIDIA собираются отдать производство своих перспективных чипов в Корею — компании Samsung.

Внедрение 5-нм техпроцесса имеет ключевое значение для TSMC. Дело в том, что именно с этими технологическими нормами начнётся полноценное использование EUV-литографии (со сверхжёстким ультрафиолетовым излучением). В рамках второго поколения 7-нм техпроцесса N7+ TSMC будет использовать EUV лишь частично — лишь для контактных слоёв и межслойных соединений. Ранее считалось, что использование 5-нм процесса может вызвать трудности, связанные с необходимостью обеспечивать высокую чистоту литографических масок, но кажется, TSMC считает, что все критические проблемы уже решены, и готовая продукция, выпущенная по 5-нм технологии, сможет массово поставляться клиентам в 2020 году.

Imec доказал эффективность памяти SST-MRAM для разделяемой кеш-памяти

На конференции 2018 IEEE International Electron Devices Meeting (IEDM) представители бельгийского исследовательского центра Imec продемонстрировали доказательство эффективности магниторезистивной памяти SST-MRAM для использования в качестве разделяемой кеш-памяти вместо традиционной памяти SRAM. Для этого была разработана модель массива SST-MRAM и выпущен опытный чип, на котором были проведены все необходимые измерения.

Следует отметить, что опытный массив памяти SST-MRAM выпущен с использованием 5-нм техпроцесса. Для производства был использован 193-нм сканер и однопроходная иммерсионная литография (с погружением в жидкость). Тем самым разработчики доказали, что процесс производства массива кеш-памяти SST-MRAM с технологическими нормами 5 нм может быть достаточно недорогим.

Сначала с помощью расчёта, а затем путём замеров был составлен график зависимости потребления массива кеш-памяти SST-MRAM и SRAM в зависимости от объёма памяти. Выяснилось, что в случае ёмкость 0,4 Мбайт память SST-MRAM становится эффективнее памяти SRAM в режимах чтения, а при наборе ёмкости 5 Мбайт потребление в режиме записи памяти SRAM начинает превышать потребления в режиме записи памяти SST-MRAM. Это означает, что в техпроцессах 5 нм память SST-MRAM невыгодно использовать для кеш-памяти первого и второго уровней, тогда как для кеш-памяти третьего уровня, обычно разделяемой, это эффективная замена SRAM. К тому же память SST-MRAM является энергонезависимой, что добавляет ей очков при сравнении с обычной оперативной памятью.

Остаётся напомнить, что ячейка памяти SST-MRAM представляет собой бутерброд из диэлектрика, заключённого между двумя слоями с намагниченностью: одну с фиксированной, а вторую — с переменной. В зависимости от поляризации тока свободный слой меняет направление намагниченности благодаря движению через него электронов с заданным вращающим моментом. Использование SST-MRAM вместо SRAM решает также другую задачу — это увеличения плотности ячеек памяти. Эксперимент показал, что в рамках 5-нм техпроцесса ячейка SST-MRAM занимает примерно 43,3 % от площади ячейки SRAM.

Samsung Foundry и ARM готовят почву для выпуска процессоров с частотами свыше 3 ГГц

Компания Samsung официально сообщила о расширении сотрудничества с компанией ARM для успешного продвижения на рынок высокопроизводительных вычислительных платформ. Совместная работа обещает поднять вычислительную производительность решений до новых уровней — выше отметки в 3 ГГц, в чём поможет 7-нм техпроцесс Samsung и последующие техпроцессы. В компании подчёркивают, что это стратегическое партнёрство, позволяющее каждому из участников оставаться на новых рынках на шаг впереди конкурентов.

Если говорить конкретно, то компания ARM для техпроцессов Samsung Foundry 7LPP (7nm Low Power Plus) и 5LPE (5nm Low Power Early) готовит обновлённую платформу Artisan physical IP, в частности — архитектуру ARM Cortex-A76 с частотным потенциалом сверх 3 ГГц тактовой частоты. Платформа Artisan physical IP включает комплекс готовых блоков, «кремниевых» компиляторов и стандартных библиотек элементов, интерфейсов и блоков. Уточним, оптимизированные для работы с линиями Samsung платформы ARM будут подготовлены только в первой половине 2019 года, хотя Samsung начнёт выпуск самостоятельно спроектированных 7-нм чипов ещё до конца текущего года. Завершение разработки Artisan physical IP для 5-нм техпроцесса Samsung также ожидается в первой половине 2019 года.

Для ускоренного вывода новой продукции на рынок будет предложен другой комплект инструментов и решений — ARM Artisan POP IP (Processor Optimization Pack). Платформа ARM Artisan POP IP представляет собой практически готовую к производству продукцию (ядра и процессоры), разработанную инженерами ARM, которая распространяется на правах лицензирования. Заказчик получит новейшие ядра ARM или процессоры под свои нужды, включая поддержку новейшей технологии ARM DynamIQ для объединения в одном процессоре до 8 разнородных ядер. Платформа ARM Artisan POP IP также будет оптимизирована для выпуска на 7-нм и на будущих 5-нм линиях Samsung.

Первый коммерческий сканер ASML для EUV-литографии (NXE:3300B)

Первый коммерческий сканер ASML для EUV-литографии (NXE:3300B)

Отличительной особенностью 7-нм техпроцесса Samsung станет первое в индустрии использование EUV-литографии для создания нескольких критически важных слоёв в чипах. Инструменты ARM помогут разработчикам освоить новые технологии при проектировании и минимизировать уровень ошибок.

Для техпроцессов с нормами менее 5 нм Imec предложила «нанотранзистор»

К симпозиуму VLSI Technology 2018 бельгийский центр Imec подготовил два связанных документа, в которых раскрыл варианты производства транзисторных структур с технологическими нормами менее 5 нм. Данная разработка призвана преодолеть фундаментальное ограничение, связанное с необходимостью уменьшать размеры транзисторных элементов. По мере снижения размеров элементов, в частности — сечения транзисторных каналов, снижаются также максимально допустимые значения токов, которые можно пропускать через транзистор.

Схематическое изображение транзисторных каналов в поперечном сечении: FinFET, нанопровода, наностраницы

Схематическое изображение транзисторных каналов в поперечном сечении: а) FinFET, б) нанопровода, в) наностраницы

Чтобы продолжить уменьшать размеры транзисторов и не терять в производительности решений, Imec предлагает в качестве материала канала транзистора использовать не кремний, а германий. В первом документе исследователи с цифрами на руках доказали ценность практического использования германия в каналах полевых транзисторов с p-проводимостью (pFET) для техпроцессов с нормами менее 5 нм. При этом канал транзистора выполняется в виде нанопроводника (nanowire).

К сожалению, даже выполненный из германия один нанопроводной канал не может обеспечить достаточных токовых характеристик для транзисторов требуемой функциональности. Поэтому во втором документе исследователи рассказывают о кольцевых затворах вокруг нанопроводников-каналов (gate-all-around) и о технологии стековой компоновки каналов, когда каждый транзисторный канал представляет собой совокупность нескольких уложенных друг на друга нанопроводников-каналов каждый со своим кольцевым затвором. Суммарное сечение всех каналов оказывается достаточным, чтобы не создавать току высокого сопротивления. Также в такой стековой конструкции паразитная ёмкость оказывается меньше, чем если бы у транзистора был один общий канал.

Реальное изображение сечения транзисторных каналов с затворами вокруг наностраниц (IBM, техпроцесс 5 нм)

Реальное изображение сечения транзисторных каналов с затворами вокруг наностраниц (IBM, техпроцесс 5 нм)

Ещё одна тонкость заключается в том, что в качестве материала для канала используется не просто германий, а так называемый напряжённый германий. Это не новая технология, её для кремния используют все производители процессоров. Смысл этого действа — растянуть атомарную решётку материала и улучшить мобильность передвижения электронов. Тем самым германий, который и так обладает лучшей мобильностью электронов, чем кремний, становится ещё лучше.

Всё выше сказанное специалисты Imec воплотили в «железе», создав и продемонстрировав полевой транзистор p-типа с кольцевым затвором и каналом из нанопроводов. Правда, для этого была использована производственная платформа 14/16 нм. Но принцип понятен и он работает. Партнёрами центра по этой программе выступают компании GlobalFoundries, Huawei, Intel, Micron, Qualcomm, Samsung, SK Hynix, Sony Semiconductor Solutions, TOSHIBA Memory, TSMC и Western Digital, чьи имена говорят сами за себя.

TSMC начнёт массовое 5-нм производство в конце 2019 года

TSMC приступила к коммерческому производству чипов с использованием 7-нм техпроцесса FinFET. Кроме того, фабрика намеревается в начале следующего года начать опытное производство по 5-нм нормам, а к концу 2019 или началу 2020 года — приступить к массовому выпуску. В освоение 5-нм техпроцесса TSMC вложит $25 млрд.

Эти заявления сделал исполнительный директор компании Си Си Вэй (C. C. Wei) во время технологической конференции на Тайване, призванной развеять слухи о том, что процент выхода годных кристаллов 7-нм производства TSMC растёт медленнее, чем ожидалось.

На деле же наращивание 7-нм мощностей позволит TSMC увеличить в 2018 году общий объём выпуска до 12 млн кремниевых пластин (в пересчёте на 300-мм), что на 9 % больше результатов 2017 года в 10,5 млн пластин.

Новый председатель совета директоров Марк Лиу (Mark Liu) и исполнительный директор Си Си Вэй (C. C. Wei), фото Maurice Tsai/Bloomberg

Новый председатель совета директоров Марк Лиу (Mark Liu) и исполнительный директор Си Си Вэй (C. C. Wei), фото Maurice Tsai/Bloomberg

Господин Вэй также отметил, что до конца года с использованием 7-нм техпроцесса более 50 чипов достигнут стадии tape-out. Не вдаваясь в подробности о заказах и клиентах, он сообщил, что в основном это будут универсальные процессоры, модули связи 5G, а также процессоры искусственного интеллекта, GPU и криптографические чипы.

Во второй половине 2018 года TSMC также приступит к изготовлению образцов по улучшенным 7-нм нормам с использованием сканеров EUV (фотолитография в глубоком ультрафиолетовом диапазоне) — опытное производство начнётся уже в третьем квартале, — заверил руководитель компании.

Согласно рыночным источникам, главным фактором роста 7-нм производства TSMC в 2018 году станет процессор Apple A12 для будущих смартфонов iPhone. Всего же заказы поступают от двух десятков компаний, включая AMD, Bitmain, NVIDIA и Qualcomm. Большая часть из них начнут отгружаться в первой половине 2019 года.

Новый 300-мм завод Fab 18 в Южно-Тайваньском научном парке будет загружен в 2020 году коммерческим производством 5-нм чипов. По планам, на Fab 18 со временем будут развёрнуты и 3-нм мощности TSMC. «Наши предполагаемые инвестиции в 5-нанометровую технологию составят порядка 700 млрд тайваньских долларов ($24,04 млрд), а конкретно в Fab 18 будет вложено 500 млрд тайваньских долларов», — говорил в январе Моррис Чанг (Morris Chang), который недавно покинул пост председателя совета директоров TSMC.

Техпроцесс с нормами 5 нм станет доступным через два года и надолго

На днях на встрече с инвесторами глава TSMC Моррис Чан (Morris Chang) изложил перспективы внедрения на линиях компании новых техпроцессов. Но разговор он начал с рассказа о темпах адаптации 7-нм техпроцесса. Все выпускаемые решения с использованием 7-нм технологических норм с транзисторами FinFET полностью соответствуют ожиданиям как по электрическим характеристикам, так и по уровню выхода годных изделий.

Reuters

Reuters

Сейчас компания выпускает 18 решений с нормами 7 нм (N7). До конца года TSMC рассчитывает получить дополнительно свыше 50 заказов на выпуск с данными нормами. Это будут мобильные чипы, серверные центральные и сетевые процессоры, решения для игровых платформ, графические процессоры, матрицы FPGA, решения для добычи криптовалюты, автомобильные чипы и решения для искусственного интеллекта. Никаких ограничений по объёмам производства с нормами 7 нм нет.

Расширить успех 7-нм техпроцесса компания намерена с помощью быстрого внедрения улучшенного техпроцесса с нормами 7 нм (N7+). Рынок смартфонов, подчёркивают в TSMC, просто заставит компанию сделать это наибыстрейшим образом. Производство с нормами 7+ нм начнётся во второй половине следующего года. Отличительной особенностью техпроцесса N7+ от N7 станет использование сканеров диапазона EUV для обработки нескольких слоёв в кристаллах.

В компании отмечают, что быстрый переход на техпроцесс N7+ возможен благодаря тому, что 90 % технологических операций с чипами будут теми же самыми, что и в случае 10-нм и 7-нм техпроцессов. Но даже такое небольшое отличие позволит увеличить плотность размещения элементов на кристаллах до 20 % и более чем на 10 % снизит потребление чипов. Проектировщикам решений, кстати, будет очень легко перевести дизайн с техпроцесса N7 на N7+, чем некоторые из клиентов TSMC уже занялись.

Reuters

Reuters

Но самым обнадёживающим заявлением главы TSMC стало подтверждение плановому наступлению на 5-нм техпроцесс (5N). В компании располагают опытными 5-нм 256-Мбит (массивами) микросхемами SRAM. Уровень брака при опытном производстве этих решений снижен на «десятки» процентов. Массовое производство с данными нормами компания начнёт в 2020 году (завод уже строится). Этому также поспособствует вывод EUV-сканеров в ближайшие квартал на ожидаемую отметку мощности излучения, равной 250 Вт, что значительно повысит производительность сканеров. Техпроцесс с нормами 5 нм прибудет в срок и будет иметь долгую производственную жизнь, уверены в TSMC.

Производство с нормами 5 нм и сканерами EUV может быть отложено

В принципе, началу производства 7-нм чипов с использованием полупроводниковой литографии в крайнем ультрафиолетовом диапазоне уже ничего не мешает. Как уже не раз сообщалось, компания Samsung приступит к выпуску 7-нм продукции во второй половине текущего года. Она первой начнёт использовать сканеры диапазона EUV с длиной волны 13,5 нм. Компании GlobalFoundries и TSMC присоединятся к ней в этом начинании в 2019 году. В этот период сканеры EUV компании ASML будут вооружаться источниками излучения мощностью 250 Вт. Под эту мощность для 7-нм производства уже разработан и опробован фоторезист (материал, с помощью которого переносится рисунок схемы на кремниевую пластину) и созданы устойчивые для жёсткого излучения бланки для изготовления фотошаблонов.

Первый коммерческий сканер ASML для EUV-литографии (NXE:3300B)

Первый коммерческий сканер ASML для EUV-литографии (NXE:3300B)

Следующим на очереди должен оказаться 5-нм техпроцесс. До запланированного начала выпуска 5-нм решений остаётся примерно два года. Компания TSMC в январе начала строить завод для размещения производственного оборудования под эти нормы производства. Но проблема в том, что до сих пор опытный выпуск 5-нм решений демонстрирует запредельный уровень появления дефектов. Специалисты не раз на это указывали. И одна из главнейших проблем — это отсутствие фоторезиста, способного без искажений перенести на пластину элементы изображения кристалла. Причём дефекты в данном случае образуются случайным образом, и обнаружить их — это вторая большая и, фактически, насущная проблема. На решение этих проблем отводится не больше полутора лет.

Исследования Imec показывают, что производство с нормами 5 нм сопровождается многочисленными дефектами

Исследования Imec показывают, что производство с нормами 5 нм сопровождается многочисленными дефектами

На конференции SPIE Advanced Lithography 2018, которая прошла с 25 февраля по 1 марта, специалист Imec Грег Макинтайр (Greg McIntyre) сообщил, что новейшие EUV-сканеры доказали способность «печатать» элементы с размерами 20 нм и крупнее, которые предусмотрены в рамках 7-нм производства, но дальнейшее уменьшение геометрических размеров элементов под вопросом. Сам Макинтайр верит, что решения для устранения так называемого стохастического (вероятностного) эффекта будут вскоре найдены, но это лишний раз убедило скептиков, что будущее массовой EUV-литографии всё ещё не определено. Всё может быстро закончится, так и не начавшись. Особенно с учётом того, что EUV — это крайне дорогое удовольствие, которое не позволяет рассчитывать на краткосрочный эффект от вложений.

Сводная таблица с размерами элементов в основных «слоях» современных процессоров для 7-нм, 10-нм и 5-нм техпроцессов

Сводная таблица с размерами элементов в основных «слоях» современных процессоров для 7-нм, 10-нм и 5-нм техпроцессов

В процессе поиска «бездефектного» фоторезиста в институте Imec испытали около 350 комбинаций материалов и процессов. Все они показали случайное возникновение дефектов при выполнении элементов с размерами около 15 нм, которые необходимо изготавливать в рамках 5-нм техпроцесса. По мнению ветерана компании Intel Яна Бородовски (Yan Borodovsky), спасти ситуацию может отказоустойчивая архитектура процессоров, которая будет маскировать дефекты в силу особенностей проектирования решений. На такое, например, способны нейронные сети.

Впрочем, маловероятно, что Intel или AMD смогут внести настолько серьёзные изменения в архитектуру процессоров, чтобы воспользоваться преимуществами EUV-литографии. Скорее всего, они дождутся выхода новых EVU-сканеров ASML с улучшенными оптическими характеристиками, что произойдёт с период с 2020 по 2024 годы, или учёные создадут устойчивый к жёсткому излучению фоторезист с необходимыми свойствами.

Строительство новых заводов TSMC под угрозой: на Тайване нет лишней электроэнергии

Это лето выдалось жарким во многих уголках Земли. Для отдыха это не так плохо, но для работы людей и «железа» всегда есть предел, после которого делать что-то становится очень тяжело или даже невозможно. Чрезмерно жарким нынешнее лето выдалась также для тайваньской компании TSMC. Перебои с электричеством случались чаще, чем обычно. Для компании с непрерывным циклом производства это серьёзное испытание. Резервные мощности могут спасти только от кратковременных сбоев. Длительное отсутствие питания заставит остановить промышленное оборудование и приведёт к порче значительных объёмов продукции.

Внутри производственного комплекса TSMC Fab 15

Внутри производственного комплекса TSMC Fab 15

В будущем проблемы с отсутствием гарантированных поставок электроэнергии значительной мощности будут только усугубляться. В понедельник представители TSMC отметили, что они до сих пор не могут добиться от властей ответа на простой вопрос: кто и в каком месте страны сможет поставлять энергию на два новых запланированных завода компании? В следующем году TSMC планирует начать строить фабрику для выпуска 5-нм чипов, а через три года намерена начать строительство завода для выпуска 3-нм полупроводников. Из-за отсутствия гарантированных источников поставок электричества место для строительства двух новых заводов до сих пор не определено.

Переход на литографическое оборудование с нормами производства 5 нм требует увеличения расходов электроэнергии более чем на 40 %. Для выпуска 3-нм чипов подаваемые мощности должны быть ещё больше. В самой компании сразу заявили, что они не будут строить собственную электростанцию для обеспечения электричеством новых заводов. Проще найти место за рубежом. Да, хоть в США! Впрочем, TSMC рассматривает Тайвань как приоритетную площадку для постройки новых заводов и надеется, что власти найдут для компании надёжный источник электроэнергии.

TSMC построит новую фабрику для 5-нм и 3-нм производства

Крупнейшая контрактная полупроводниковая кузница в мире, TSMC, сообщила о планах по инвестициям в освоение производства чипов по 5-нм и более тонким производственным нормам. В частности, по словам министра науки и технологий Тайваня, компания планирует построить новое предприятие на сумму 500 млрд тайваньских долларов (около $15,6 млрд).

Производственный комплекс TSMC Fab 15

Производственный комплекс TSMC Fab 15

Эта фабрика будет заниматься печатью 5-нм и 3-нм кристаллов. В настоящее время министерство науки и технологий островного государства рассматривает возможность размещения предприятия в научном парке Гаосюна на юге Тайваня. TSMC надеется приступить к работам уже в 2017 году, а в 2020-м — наладить массовое производство.

Что же касается 3-нм производственных норм, то приступить к сооружению соответствующих линий TSMC собирается в 2020 году, а массовую печать полупроводниковых кристаллов по этой технологии освоить в 2022 году. Правительство Тайваня уже обещает всячески содействовать TSMC осуществить планы по инвестированию в 5-нм и более тонкие производства.

Один из исполнительных директоров TSMC Марк Лю (Mark Liu), согласно предыдущим сообщениям, ожидает, что его компания развернёт коммерческое 5-нм производство, рассчитанное на производство мобильных и высокопроизводительных чипов в 2019 году. Более того, по словам руководителя, уже сейчас порядка 300–400 инженеров вовлечены в процесс исследования и разработки 3-нм техпроцесса.

TSMC развернёт массовое 7-нм производство уже в I квартале 2018 года

Старший директор по развитию бизнеса TSMC Саймон Ванг (Simon Wang) заявил, что 7-нм нормы тайваньской полупроводниковой кузницы обойдут аналогичные показатели конкурентов в области площади конечных кристаллов, производительности и энергопотребления. Любопытно, что компания намерена освоить массовое 7-нм производство уже в первой четверти 2018 года.

Выступая на пресс-конференции перед открытием мероприятия Semicon Taiwan, господин Ванг подчеркнул, что рост полупроводникового рынка в ближайшие пять лет будет обеспечен смартфонами, высокопроизводительными системами (HPC), Интернетом вещей (IoT) и автомобильной электроникой. При этом более половины роста TSMC обеспечит до 2020 года преимущественно спрос на смартфоны: эти устройства используют всё больше чипов, растёт спрос на интегрированные решения и быстро расширяется функциональность мобильных телефонов.

TSMC хочет предоставлять своим клиентам современные технологические нормы производства. Фабрика ранее сообщала, что уже три её заказчика довели свои 10-нм чипы до стадии tape-out, а прибыль от новых норм TSMC начнёт получать в первой четверти 2017 года. Таким образом, всего через год после запуска 10-нм производства компания собирается развернуть печать 7-нм чипов.

Вдобавок TSMC вовлечена в исследования и разработку 5-нм норм техпроцесса и будет готова использовать в производстве 5-нм чипов экстремальную ультрафиолетовую литографию. Рисковое производство может начаться уже в первой половине 2019 года. TSMC также развивает технологию упаковки кристаллов прямо на кремниевой пластине (WLP, wafer-level packaging) — в четвёртом квартале она должна принести компании $100 млн.

Samsung на пути к 5-нм техпроцессу

Южнокорейский производитель электроники Samsung Electronics заявил о переходе производства чипов на технологию EUV (extreme ultraviolet, сверхглубокого ультрафиолета). Компания уже начала работу над производством чипов по EUV-технологии и заказала необходимое оборудование у голландской ASML Holding NV. Как считает Ким Ки Нам (Kinam Kim), глава научного подразделения Samsung, развитие EUV-литографии позволит уже в ближайшем будущем выпускать чипы по 5-нм техпроцессу.
Оборудование для EUV-литографии
Разумеется, что для овладения технологией предстоит преодолеть много технических барьеров, таких как недорогой, но мощный источник жесткого ультрафиолета и инфраструктура маски. Стоит заметить, что заявление Samsung – очередной звонок для Intel, которая пока не спешит использовать EUV-литографию для массового производства чипов. Впрочем, стоимость перехода на эту перспективную технологию скорее призывает к консолидации усилий членов "EUV-клуба", нежели к привычному соперничеству на рынке. По крайней мере, Samsung, несмотря на существенную господдержку, надеется на сотрудничество как с Intel, так и с Sematech, уже добившейся определенных успехов на этом поприще. Материалы по теме: - IDF 2009: за горизонтом новых технологий;
- 10 самых перспективных технологий будущего года;
- IT-Байки: Электроника-2020 – жизнь после смерти кремния.

window-new
Soft
Hard
Тренды 🔥