Теги → cln10ff

На пути к A11: Apple A10X стала первой 10-нм SoC, произведённой TSMC

Выпущенный без громких анонсов процессор Apple A10X стал первой в индустрии коммерческой микросхемой, изготовленной по технологии 10 нм (CLN10FF) компанией Taiwan Semiconductor Manufacturing Co. Данная система на кристалле (system-on-chip, SoC) стала самым маленьким процессором X-серии для планшетов iPad за всю историю их создания (и одним из самых маленьких SoC Apple вообще), что может говорить о том, что данный SoC создавался в том числе с целью опробовать технологию CLN10FF перед массовым внедрением. Это не помешало компании наделить A10X существенной вычислительной мощностью и применить некоторые новые технические решения. Компания TechInsights произвела предварительный анализ A10X и поделилась некоторыми открытиями с общественностью.

Система на кристалле Apple A10X. Фото iFixit

Система на кристалле Apple A10X. Фото iFixit

Передовые техпроцессы

Использование передовых норм производства даёт возможность разработчикам микросхем увеличить количество транзисторов при неизменной себестоимости, тактовую частоту при неизменной сложности и энергопотреблении, или же уменьшить последнее при аналогичной сложности и тактовой частоте. В действительности разработчики комбинируют преимущества различных техпроцессов в зависимости от поставленной задачи, а также от реальных возможностей оборудования, производственных линий и др.

Следует помнить, что каждый новый технологический процесс имеет особенности — преимущества и недостатки — которые проявляются исключительно при начале массового производства микросхем. Таким образом, для их выявления компании начинают изготовление небольших чипов (с потенциально высоким уровнем годных). Подобные микросхемы зачастую называют pipecleaners — щётками для прочистки труб — и хотя они продаются и часто становятся коммерчески успешными, они также выполняют ещё одну важную задачу.

Став крупнейшим в мире производителем бытовой электроники, в последние годы Apple стала одним из лидеров в области создания SoC для мобильных устройств. Кроме того, учитывая объёмы производства микросхем, необходимых Apple, компания стала главным клиентом для TSMC и одним из основных для Samsung Foundry и некоторых других производителей чипов. Неудивительно, что Apple получила возможность не только оказывать влияние на характеристики технологических процессов, но и приоритетный доступ к передовым PDK (process development kit) и производству. Так, Apple стала первой компанией, задействовавшей техпроцессы CLN20SOC, CLN16FF+, CLN16FFC и CLN10FF. При этом процессоры для iPhone всегда первыми использовали передовой техпроцесс, и лишь затем Apple применяла его для производства более крупных SoC для iPad и iPad Pro (это не значит, что SoC для iPhone служили pipecleaner для процессоров для планшетов).

Apple iPad Pro

Apple iPad Pro

Для того чтобы представить iPad Pro на базе A10X в начале июня, Apple следовало получить готовые микросхемы примерно в апреле. Судя по маркировке на одной из микросхем A10X, она была упакована на десятой неделе 2017 года, что соответствует второй неделе марта. Учитывая время производственного цикла продвинутых FinFET-техпроцессов, а также время на упаковку и тестирование, можно предполагать, что изготовление A10X началось в ноябре 2016 года. Таким образом, можно констатировать, что Apple получила доступ к CLN10FF на три–шесть месяцев раньше всех конкурентов.

Говоря о конкурентах, не следует думать, что TSMC имеет много клиентов на технологический процесс CLN10FF. Данная технология будет использована исключительно разработчиками мобильных SoC в ближайший год, после чего последние перейдут на техпроцесс CLN7FF. По заявлениям самой TSMC, по сравнению с CLN16FF+, CLN10FF даёт возможность уменьшить площадь микросхем на более чем 50 %, увеличить частоту на 20 % (при неизменной сложности и энергопотреблении) или же уменьшить потребление на 40 % (при аналогичной сложности и частоте). Как видно, TSMC не ожидает от 10-нм чипов большого частотного потенциала или же очень существенного уменьшения потребления. Главная ставка делается на увеличение плотности транзисторов, что даст возможность увеличить количество исполнительных блоков в SoC. Последнее, впрочем, ограничивается предполагаемым энергопотреблением микросхем.

Apple A10X: 96,4 мм2

Согласно данным TechInsights, площадь ядра Apple A10X составила 96,4 мм2, что делает данный SoC не только самым маленьким процессором для iPad (если, конечно, не брать в расчёт A4 из iPad первого поколения и A9, который является процессором для iPhone 6S), но и одной из самых малых систем на кристалле Apple вообще.

Если сравнивать A10X с другими микросхемами Apple, то новинка на 24 % меньше, чем A10 (CLN16FFС, 125 мм2), на 34 % меньше A9X (CLN16FF+, 147 мм2) и даже на 9 % меньше Apple A6X (32 нм, 123 мм2), самого маленького X-чипа разработки компании до последнего времени. Малая площадь ядра A10X позволяют Apple максимизировать выход годных при использовании новейшего техпроцесса. Она же означает довольно консервативный подход Apple к созданию микросхемы. К сожалению, сложно сказать, является ли такой подход следствием того, что A10X — пробный шар Apple в области 10-нм техпроцесса, или консерватизм будет характерен для SoC Apple, производимых по техпроцессу CLN10FF и следствием особенностей данной технологии.

По оценкам TechInsights, Apple удалость добиться 45-процентного увеличения плотности размещения транзисторов от использования CLN10FF по сравнению с технологией CLN16FF+. Это примерно согласуется с ожиданиями самой TSMC и подтверждает тот факт, что компания не использует для CLN10FF межблочные соединения от 20-нм техпроцесса, которые были использованы для CLN20SOC, CLN16FF и CLN16FF+.

Сравнение Apple A10X и Apple A9X. Качество публично доступного снимка столь низко что едва ли позволяет различить разные блоки. Единственно, что можно сказать, так это то, что в A10X имеется огромный GPU (слева), а также относительно скромный массив CPU-ядер (справа).

Сравнение Apple A10X и Apple A9X. Качество публично доступного снимка столь низко, что едва ли позволяет различить разные блоки. Единственно, что можно сказать, так это то, что в A10X имеется огромный GPU (слева), а также относительно скромный массив CPU-ядер (справа). Кроме того, слева и сверху располагаются 64-разрядные интерфейсы работы с памятью.

Компания Apple планирует использовать CLN10FF для производства процессора для следующего iPhone (назовём его условно A11). Получение изготовленного на коммерческих линиях процессора A10X в начале марта дало Apple и TSMC несколько месяцев на отладку технологического процесса и проекта A11 для максимизации производительности и выхода годных данной SoC. Поскольку iPhone является ключевым продуктом для Apple, его SoC всегда использует наиболее продвинутую технологию производства для максимизации производительности и функциональных возможностей при минимальном энергопотреблении. В этот раз передовые нормы производства была использованы для iPad Pro (который вряд ли можно назвать самым популярным продуктом Apple), что может говорить о том, что A10X является pipecleaner. Тем интереснее взглянуть под крышку новинки!

Apple A10X: три пары ядер Fusion, 12-кластерный GPU, 8 Мбайт кеша

Как и следует из названия, Apple A10X является улучшенной версией A10 — c тремя парами ядер Fusion (высокопроизводительным Hurricane и экономичным Zephyr), графическим процессором с 12 кластерами (судя по всему, речь идёт о сильно доработанной архитектуре Imagination Technologies PowerVR Series7), 128-разрядным контроллером памяти и большим (по меркам мобильных устройств) кешем второго уровня (L2) объёмом 8 Мбайт.

Если сравнивать Apple A10X с A9X, то мы видим заметные улучшения в области вычислений общего назначения: новая микроархитектура (+40 % скорости), дополнительная пара ядер и увеличенный на 166 % L2 должны дать очень существенный прирост производительности. Большой вопрос, зачем мобильному SoC понадобился 8-Мбайт кеш L2, но, судя по всему, таковы были запросы разработчиков программного обеспечения для Apple iPad Pro. При этом тактовые частоты CPU не были увеличены ни по сравнению с A9X, ни по сравнению с A10, что, вероятно, является особенностью CLN10FF.

Сравнение графических подсистем A10 и A10X

Сравнение графических подсистем A10 и A10X

Что касается графического процессора, то Apple решила не вносить количественных изменений в конфигурацию GPU по сравнению с непосредственным предшественником: A10X по-прежнему использует 12-кластерный дизайн. Подобный консервативный подход говорит о том, что в Apple решили не увеличивать площадь ядра, устанавливая дополнительные графические кластеры. Согласно документации Apple для разработчиков, данная графическая подсистема принадлежит к семейству iOS GPU Family 3, которое включает в себя GPU процессоров A9, A9X и A10. Таким образом, графический процессор A10X базируется на доработанной Apple архитектуре PowerVR GT7600, которая также используется в A10. В этой связи от него логично ожидать некоторого прироста производительности по сравнению с A9X как вследствие архитектурных улучшений, так и роста тактовой частоты (наблюдавшейся при переходе от A9 к A10).

Если же сравнить A10X c A9, который используется для планшета Apple iPad 2017 года, то можно констатировать, что новинка может предложить три вычислительных ядра общего назначения вместо двух, которые работают на 28 % более высокой тактовой частоте. При этом ядра Hurricane на 40 % быстрее вычислительных ядер Twister в типичных задачах (по данным Apple). Если же учитывать гигантский кеш второго уровня, то от A10X можно ожидать ещё более впечатляющего прироста производительности, особенно в приложениях, требующих высокой пропускной способности и низкой латентности памяти. Кроме того, благодаря наличию в паре Fusion энергоэффективных ядер Zephyr A10X может оказаться ещё и экономичней предшественника в режиме простоя и низких нагрузок. Что касается скорости графической подсистемы, то у A10X она как минимум вдвое более быстрая по сравнению с GPU у A9.

Apple iPad Pro и Apple iPhone

Apple iPad Pro и Apple iPhone

К сожалению, Apple редко говорит об энергоэффективности своих SoC по сравнению с предшественниками. Учитывая тонкий техпроцесс, малые размеры микросхемы (по меркам Apple), минимальный рост тактовой частоты CPU и наличие ядер Zephyr, можно с некоторой долей уверенности говорить о том, что A10X потребляет меньше любого процессора Apple X-серии (уж точно меньше A9X). Являлось ли это целью Apple при проектировании чипа, или стало следствием консервативного подхода к площади ядра по причине необходимости опробовать новый техпроцесс — неизвестно. В любом случае, ориентированный на профессиональных и бизнес пользователей Apple iPad Pro на базе мощнейшего SoC, чей размер не превышает типичных размеров микросхем для смартфонов компании уже видится серьёзным достижением.

Краткие выводы, или чего ждать от Apple A11?

Использование технологии CLN10FF позволило Apple уменьшить площадь микросхемы A10X как по сравнению с A9X, так и по сравнению с A10. При этом компания подняла производительность SoC, увеличив количество вычислительных ядер общего назначения (как по сравнению с A10, так и по сравнению с А9X), а также ускорив графическую подсистему за счёт дополнительных кластеров (по сравнению с A10) или более высокой тактовой частоты (по сравнению с A9X). Судя по всему, Apple не смогла или намеренно не увеличивала тактовые частоты CPU-ядер.

Подложка с микросхемами. Фото TSMC

Подложка с микросхемами. Фото TSMC

Принимая во внимание особенности CLN10FF на примере Apple A10X, можно предположить, что Apple A11 не получит существенно более высокой тактовой частоты по сравнению с Apple A10 (впрочем, инженеры Apple совершали чудеса в прошлом, потому нельзя исключать ничего). Что он может получить, так это дополнительную производительность за счёт более «широких» ядер общего назначения нового поколения, а также за счёт увеличения количества исполнительных устройств. Поскольку разрешение экрана следующего Apple iPhone неизвестно (равно как и частота обновления), сложно делать догадки касательно количества кластеров/потоковых процессоров графической подсистемы A11. Что очевидно, так это то, что даже при применении GPU от iPad микросхема Apple останется в рамках 100 мм2, что соответствует SoC для iPhone. Впрочем, пока не ясно, что вообще за графическая подсистема будет использована в A11, поскольку существует вероятность, что Apple может задействовать GPU собственной разработки.

Впрочем, основной загадкой, как и всегда, является то, что будет встроено в A11 помимо новых CPU и GPU и будет ли вообще. Ответ на эту загадку даст лишь время.

TSMC получила пять заказов на производство 10-нм микросхем

Taiwan Semiconductor Manufacturing Co. готовится начать массовое производство микросхем при помощи технологического процесса 10 нм (CLN10FF). Судя по ранее озвученным данным, данная технология позволит увеличить количество транзисторов и тактовые частоты систем на кристалле (system-on-chips, SoCs), а также снизить их энергопотребление. Однако улучшения не будут действительно глобальными, вследствие чего лишь ограниченное количество клиентов TSMC воспользуется 10-нм техпроцессом. Тем не менее, в компании говорят о том, что ряд клиентов заинтересован в указанной технологии.

Согласно ожиданиям TSMC, технология CLN10FF позволит увеличить транзисторную плотность микросхем примерно на 50 % по сравнению с 16-нм технологиями компании последних лет (CLN16FF, CLN16FF+, CLN16FFC), которые использовали межблочные соединения от 20-нм техпроцесса CLN20SOC. Подобное улучшение потенциально даёт возможность существенно увеличить количество транзисторов на кристалле. Тем не менее, частотный потенциал 10-нм микросхем TSMC увеличится лишь на 20 % при аналогичной сложности и энергопотреблении, а уменьшение энергопотребления — на 40 % при сохранении тактовой частоты и транзисторного бюджета. Таким образом, с точки зрения многих разработчиков микросхем CLN10FF не позволяет создать радикально более мощных решений по сравнению с теми, что производятся по нормам CLN16FF+ (при значительном увеличении транзисторного бюджета потребуется снижать тактовую частоту).

Производственный комплекс TSMC Fab 15

Производственный комплекс TSMC Fab 15

Как следствие, многие из клиентов TSMC пропустят технологический процесс 10 нм, как поступили с технологическим процессом 20 нм. Исключение составят разработчики SoC для мобильных и некоторых других устройств, которым требуется демонстрировать хоть небольшой прогресс в своей продукции каждый год. Именно поэтому количество моделей микросхем, которые будут производится с использованием CLN10FF, не будет большим. Так, за недели до начала массового производства подобных чипов TSMC говорит о том, что на сегодняшний день получила фотомаски для изготовления пяти процессоров. Для сравнения: за месяцы до начала массового производства интегральных схем с использованием CLN16FF в 2015 году компания имела заказы на изготовление свыше десятка чипов.

«На сегодняшний день мы получили проектную документацию на изготовления пяти сложных микросхем для мобильных устройств», — сказал Си Си Вей (C. C. Wei), президент и один из исполнительных директоров TSMC в ходе телеконференции с инвесторами и финансовыми аналитиками. «Мы готовимся начать производство с использованием технологии 10 нм к концу этого года и сделать первые поставки в первом квартале следующего».

К настоящему моменту TSMC уже успела произвести первую микросхему по технологии 10 нм, уровень годных приемлем, тогда как производительность и плотность дефектов примерно соответствуют микросхемам на ранних стадиях освоения других продвинутых норм производства, по словам одного из руководителей компании.

Кремниевые подложки, обработанные TSMC

Кремниевые подложки, обработанные TSMC

В настоящее время в производственных комплексах TSMC, которые будут использованы для изготовления 10-нм микросхем, работают 2500 инженеров и 1200 технических специалистов. В дальнейшем компания добавит ещё 1000 инженеров и 500 технических специалистов в команду, которая будет обслуживать производство согласно нормам CLN10FF. Несмотря на небольшое количество моделей микросхем, которые будут изготовляться по технологическому процессу 10 нм, TSMC ожидает относительно высоких объёмов производства, поскольку речь идёт о чипах для мобильных устройств, тиражи которых превышают сотни миллионов экземпляров.

Технологический процесс 10 нм останется флагманской технологией TSMC примерно до начала 2018 года, когда компания начнёт изготовлять микросхемы с использование норм производства 7 нм. В настоящее время более 20 клиентов TSMC выразили желание использовать CLN7FF, что говорит о том, что данная технология будет куда успешнее CLN10FF. Последнее неудивительно, поскольку в сравнении с CLN16FF+, CLN7FF обещает очень существенные улучшения как в области увеличения плотности транзисторов, так и в области энергоэффективности (см. таблицу). Подобный прогресс позволит множеству разработчиков задействовать новый техпроцесс и получить существенно увеличение производительности по сравнению с текущими решениями.

Внутри производственного комплекса TSMC Fab 15

Внутри производственного комплекса TSMC Fab 15

Тем не менее, по мере совершенствования технологий изготовления микросхем производство с использованием традиционной EUV-фотолитографии становится дороже вследствие использования многократного экспонирования и увеличивающейся длины цикла. По этой причине следует понимать, что будущие микросхемы не будут слишком дёшевы, что может повлиять на цену конечных устройств.

TSMC: Мы закончим разработку 10-нм техпроцесса в этом квартале

Taiwan Semiconductor Manufacturing Co. заморозит разработку технологического процесса 10 нм в этом квартале и начнёт опытное производство микросхем, используя данную технологию, следующей весной. Хотя компания едва ли будет готова начать массовое производство 10-нм систем на кристалле уже в конце следующего года, это не вызовет проблем, поскольку клиенты TSMC не заинтересованы в столь скором использовании технологии.

«Разработка технологического процесса 10 нм идёт по плану», — сказал Марк Ли (Mark Liu), президент и соисполнительный директор TSMC, в ходе телеконференции с инвесторами и финансовыми аналитиками. «В этом квартале мы заморозим техпроцесс и начнём квалификацию технологии. Опытное производство первых продуктов для клиентов начнётся следующей весной».

Ранее в этом году TSMC продемонстрировала 300-мм кремниевую подложку с 256-Мбайт интегральными схемами памяти SRAM, обработанную с использованием 10-нм процесса изготовления полупроводников (CLN10FF). Кроме того, компания успешно произвела аттестационную модель микросхемы (validation vehicle) с четырьмя ядрами ARM Cortex-A57, межблочными соединениями и другими элементами, используя ту же технологию. Судя по всему, технологический процесс 10 нм почти готов, компании остаётся лишь зафиксировать все параметры, чтобы дать возможность клиентам завершить свои проекты.

Микросхемы, произведённые TSMC

Микросхемы, произведённые TSMC

В настоящее время TSMC уже располагает опытной линией производства для своей 10-нм технологии в комплексе Fab 15 (находится около города Синьчжу на Тайване). Как только инженеры компании завершат разработку технологического процесса, клиенты компании смогут закончить свои проекты и начать опытное производство микросхем.

Технологический процесс 10 нм компании TSMC — полностью новая технология производства полупроводников, которая не использует элементов имеющихся технологий. CLN10FF продолжит использовать транзисторы с вертикально расположенным затвором (fin-shaped field-effect transistors, FinFETs).

Согласно планам компании, CLN10FF увеличит плотность транзисторов в 2,1 раза (на 110 %) по сравнению с технологией 16 нм FinFET+ (CLN16FF+), что даст возможность производить с её помощью микросхемы невиданной сложности, с количеством транзисторов от 25 миллиардов и более. По сравнению с CLN16FF+ частотный потенциал чипов, произведённых по CLN10FF, вырастет на 20 % при постоянном энергопотреблении, а потребление энергии упадёт на 40 % при схожей сложности и тактовой частоте микросхемы.

TSMC fab 15

Производственный комплекс TSMC fab 15

Хотя технологический процесс 10 нм компании TSMC почти готов, компания не будет пытаться во что бы то ни стало начать массовое производство соответствующих микросхем как можно быстрее. Учитывая, что от начала производства первых образцов микросхем до их массового изготовления проходит год, то маловероятно, что TSMC сможет начать использовать 10-нм техпроцесс для коммерческих продуктов в конце 2016 г. Если опытное использование технологии начнётся весной 2016 г., то первые массовые 10-нм чипы начнут производиться лишь весной 2017 г.

«Мы говорили, что хотим дать возможность клиентам начать производить [10-нм интегральные схемы] в конце 2016 года», — сказал господин Ли. «Однако первый клиент, который есть у нас, решил пойти по осторожному пути и не стал устанавливать агрессивный план. Они установили свой график [производства] 10-нм [микросхем] в соответствии со своим перспективным планом [по выпуску продукции]. Этот план не менялся, a мы продолжаем разрабатывать технологию, чтобы изготовлять лучшие 10-нм чипы в соответствии с [их] графиком».

Судя по всему, абсолютное большинство клиентов TSMC в ближайшие годы продолжат использовать различные 16-нм технологии производства полупроводников. Флагманские микросхемы будут производиться при помощи технологии 16 нм FinFET Compact (CLN16FFC), а чипы попроще изготовляться при помощи CLN16FF+.

Внутри производственного комплекса TSMC fab 14

Внутри производственного комплекса TSMC fab 14

Судя по комментариям руководства компании, TSMC не планирует создание версии 10-нм технологии производства микросхем, которая бы использовала литографические сканеры, работающие в диапазоне EUV (extreme ultraviolet — излучение с длиной волны 13,5 нм), для критических слоёв. Применение EUV могло бы позволить отказаться от дорогостоящих технологий мульти-паттернинга, что удешевило бы проектирование и производство микросхем. Однако неготовность оборудования ставит крест на подобных планах, которые озвучивались ранее.

Главный конкурент TSMC — Samsung Foundry — также показывала 300-мм подложку, обработанную при помощи 10-нм технологии, ранее в этом году. Согласно публично известным планам компании, Samsung намеревается начать изготовление 10-нм микросхем в конце 2016 г. GlobalFoundries разрабатывает 10-нм процесс производства полупроводников и пока не обнародовала планов по его использованию. Intel планирует начать производство 10-нм микросхем во второй половине 2017 года.

TSMC производит первый 10-нм испытательный чип с четырьмя ARM Cortex-A57

Компания Taiwan Semiconductor Manufacturing Co. объявила, что она успешно произвела первую испытательную микросхему по 10-нм технологическому процессу. Крупнейший в мире контрактный производитель полупроводников планирует начать опытное производство интегральных схем по 10-нм техпроцессу в конце этого года. TSMC намеревается приступить к коммерческому изготовлению подобных чипов в 2016 или 2017 годах.

На конференции Design Automation Conference в Сан-Франциско (Калифорния) TSMC объявила, что она успешно изготовила аттестационную модель микросхемы (validation vehicle) для своего 10-нм процесса производства полупроводников, сообщает Nikkei BP. Ранее в этом году TSMC демонстрировала 300-мм подложку с 256-Мбайт интегральными схемами памяти SRAM, обработанную по указанному техпроцессу. Представители TSMC не пояснили, когда именно компания произвела тестовую интегральную схему, но поскольку симпозиум проходил в начале июня, логично предположить, что чип был произведён в апреле или мае.

TSMC: 10-нм испытательный чип готов

TSMC: 10-нм испытательный чип готов

Испытательные модели микросхем (validation vehicle) необходимы для подтверждения того, что процесс изготовления, программные средства автоматизации проектирования (electronic design automation, EDA), межблочные соединения, различная интеллектуальная собственность и фактические блоки микросхем совместимы между собой и могут быть использованы для производства коммерческих продуктов.

Микросхемы для аттестации технологических процессов типично имеют в своём составе различные критически важные элементы чипов и даже готовые интегральные схемы. Например, испытательная микросхема для технологии 10 нм FinFET (CLN10FF) содержит в своём составе четырёхъядерный модуль ARM Cortex-A57, который является хорошим показателем того, что технологический процесс готов к проектированию передовых систем на чипе. TSMC не раскрывает каких-либо дополнительных деталей о тестовой микросхеме.

Сертификация средств проектирования для 10-нм техпроцесса TSMC

Сертификация средств проектирования для 10-нм техпроцесса TSMC

Ранее в этом году TSMC раскрыла ряд подробностей о своём технологическом процессе 10 нм. Согласно планам компании, CLN10FF увеличит плотность транзисторов на 110 % по сравнению с технологией 16 нм FinFET+ (CLN16FF+). По сравнению с наиболее продвинутой версией 16-нм техпроцесса компании, частотный потенциал чипов, произведённых по CLN10FF, вырастет на 20 % при неизменном энергопотреблении, а потребление энергии упадёт на 40 % при аналогичной сложности и тактовой частоте микросхемы.

Благодаря увеличенной плотности транзисторов, стоимость изделий, произведённых по 10-нм технологии в пересчёте на чип и на транзистор, будет ниже, чем у интегральных схем, созданных по 16-нм и 20-нм техпроцессам. Поскольку все новые производственные нормы TSMC полагаются на транзисторы с вертикально расположенным затвором (fin-shaped field-effect transistor, FinFET), а стоимость проектирования средней микросхемы под такие техпроцессы составляет от $80 миллионов, многие небольшие компании не смогут позволить себе подобные затраты.

Производственный комплекс TSMC fab 15

Производственный комплекс TSMC fab 15

По сообщениям СМИ, TSMC начала строить опытную производственную линию для 10-нм чипов в своём производственном комплексе fab 15 phase 5 (находится около города Синьчжу на Тайване) в прошлом месяце. Линия, которая обойдётся TSMC в более чем миллиард долларов, будет готова через несколько месяцев, что даст возможность начать опытное производство микросхем в последнем квартале 2015 г. Примерно во второй четверти следующего года TSMC планирует приступить к строительству полностью новой фабрики, которая впоследствии будет производить интегральные схемы по технологии 10 нм. Ожидается, что 10-нм техпроцесс станет применяться для массового производства микросхем в 2017 г.

Примечательно, но компания TSMC до сих пор надеется разработать и запустить в коммерческую эксплуатацию версию своего 10-нм технологического процесса, рассчитанного на использование литографических сканеров, работающих в диапазоне EUV (extreme ultraviolet — излучение с длиной волны 13,5 нм). Использование EUV позволит отказаться от дорогостоящих технологий мульти-паттернинга, что сделает проектирование микросхем доступнее. Последний фактор крайне важен для целого ряда клиентов TSMC.

В «чистой» комнате производственного комплекса TSMC

В «чистой» комнате производственного комплекса TSMC

Samsung Electronics, пожалуй, главный конкурент TSMC на рынке контрактного производства микроэлектроники с использованием новейших техпроцессов, в апреле этого года также демонстрировала 300-мм подложку, обработанную при помощи 10-нм технологии. Компания надеется начать массовое производство полупроводников с использованием 10-нм техпроцесса уже в 2016 году.

Корпорация Intel обещает раскрыть подробности о своих планах на использование технологического процесса 10 нм позже в этом году. Согласно неофициальной информации, Intel не сможет начать производство 10-нм микросхем ранее конца 2016 года. Кроме того, многие считают, что по-настоящему массовое изготовление 10-нм чипов Intel начнётся только в 2017.

Компания GlobalFoundries до последнего времени вела разработку 10-нм технологического процесса самостоятельно. Вследствие приобретения микроэлектронного бизнеса IBM, компания, судя по всему, объединит свои наработки в этой области с разработками инженеров IBM.

window-new
Soft
Hard
Тренды 🔥