MWC 2018
2018
Computex
IFA 2018
AMD в рамках мероприятия Advancing AI раскрыла первые технические подробности о будущих серверных процессорах EPYC Venice на архитектуре Zen 6. По словам компании, новинки предложат до 256 вычислительных ядер, что на 33 % больше, чем могут предложить текущие чипы EPYC Turin. Новая архитектура и увеличившееся количество ядер будут не единственными новшествами, которые предложат серверные процессоры нового поколения, ожидающиеся в 2026 году.
Источник изображения: AMD
AMD заявляет, что 256-ядреные EPYC Venice на базе архитектуры Zen 6 предложат уровень производительности до 70 % выше текущих моделей EPYC Turin серии 9005. Правда, AMD не уточнила, о росте производительности в каких вычислительных нагрузках идёт речь.
EPYC Venice обеспечат вдвое большую пропускную способность памяти на один процессорный разъём по сравнению с предшественниками — до 1,6 Тбайт/с по сравнению с 614 Гбайт/с сейчас. Компания пока не рассказывает, каким образом она собирается добиться увеличения пропускной способности до 1,6 Тбайт/с, хотя было бы разумно предположить, что новые чипы получат поддержку продвинутых модулей памяти, таких как MR-DIMM и MCR-DIMM.
Кроме того, процессоры AMD 6-го поколения EPYC Venice предложат удвоенный показатель пропускной способности между CPU и GPU. Подробностей нет, но, вероятно, это означает, EPYC Venice и специализированные графические ускорители нового поколения Instinct MI400X будут использовать интерфейс PCIe 6.0 для связи. Благодаря этому в каждом направления можно будет передавать до 128 Гбайт данных в секунду. При наличии 128 линий PCIe общий объём передаваемых данных, вероятно, будет намного выше.
По данным AMD, новые процессоры EPYC Venice будут производится на базе 2-нм техпроцесса TSMC. Ожидается, что новые чипы будут использовать новую платформу SP7, которая позволит разместить в упаковке процессора больше вычислительных чиплетов (блоков CCD), увеличить количество каналов памяти, а также повысить показатель пиковой мощности до более чем 700 Вт (предел для актуальной платформы SP5).
Источник:
