Опрос
|
реклама
Быстрый переход
Intel повысит цены на процессоры для ПК ещё на 10 % менее чем через месяц
08.09.2026 [15:04],
Николай Хижняк
Компания Intel готовится к очередному повышению цен на свои процессоры для ПК. Об этом сообщило тайваньское издание Digitimes со ссылкой на источники в цепочке поставок. Ожидается, что цены на процессоры вырастут примерно на 10 % с 5 октября. В отчёте не говорится, какие именно семейства чипов Intel будут затронуты этим изменением. 
Источник изображения: Intel С конца 2025 года компания уже несколько раз повышала цены на свои процессоры, пишет Digitimes. В первом квартале 2026 года компания увеличила цены на чипы для ПК примерно на 10 %. Затем в июле была произведена ещё одна корректировка, охватывающая потребительские и серверные модели процессоров. Сообщается, что цены на потребительские модели выросли на десятки долларов, а на некоторые серверные модели — более чем на 1000 долларов. Часть этих изменений уже наблюдалась в июле, когда Intel подтвердила повышение рекомендованных розничных цен на потребительские модели Core Ultra 7 270K Plus и Core Ultra 5 250K Plus. Цена первого выросла с 299 долларов на момент запуска до 349 долларов, а цена второго — со 199 до 229 долларов. Intel объяснила эти изменения ростом затрат в цепочке поставок и высоким спросом. «Источники в цепочке поставок сообщили, что процессоры Intel для ПК продолжат дорожать. С 5 октября 2026 года, как стало известно, цены на процессоры Intel для ПК, как ожидается, вырастут еще на 10 %», — Digitimes. Digitimes также сообщает, что Intel пересматривает низкорентабельные продукты «Small Core» и может перевести некоторые из них в статус EOL (конец жизненного цикла). По всей видимости, это касается продуктов, используемых в промышленных ПК, встроенных системах и IoT, а не отказа Intel от E-ядер в основных линейках процессорах Core как таковых. Сообщается, что Qualcomm и MediaTek могут частично компенсировать оставшийся спрос на подобные продукты, если Intel сократит своё присутствие на этих рынках. «В то же время выпуск моделей Small Core с низкой маржей, возможно, подходит к концу. Сокращая количество продуктов с низкой маржей, генеральный директор Intel Лип-Бу Тан повышает общую прибыльность. Всё это стратегические корректировки», — Digitimes. Intel отдаёт приоритет собственным производственным мощностям для выпуска высокорентабельных серверных процессоров, что создает дополнительное давление на мощности по производству потребительских чипов. Digitimes утверждает, что компании, возможно, придётся передать больше производства серверных процессоров на аутсорсинг TSMC, если она хочет быстрее увеличить поставки. MediaTek снова перевыпустила Helio G99 — обновлённый 4G-чип Helio G99+ получил поддержку LPDDR5X
08.09.2026 [11:58],
Павел Котов
Не каждая обновлённая версия мобильного процессора предполагает прорыв в производительности или энергоэффективности — иногда важнее обеспечить поддержку устоявшейся платформы, адаптировав её под новые условия рынка. Так произошло с новым MediaTek Helio G99+. 
Источник изображения: mediatek.com Обновлённый процессор MediaTek Helio G99+ имеет минимальные отличия от представленного ещё в 2022 году и получившего ряд реинкарнаций Helio G99. Новинка тоже производится с использованием техпроцесса TSMC 6 нм, но предлагает важное улучшение — помимо памяти LPDDR4X (до 4266 Мбит/с), поддерживается LPDDR5X (до 5500 Мбит/с). Остальное не изменилось: два ядра Arm Cortex-A76 с частотой 2,2 ГГц, шести Cortex-A55 на 2,0 ГГц, графика Mali-G57 MC2, поддержка накопителей UFS 2.2, камер с разрешением до 108 мегапикселей, а также встроенный модем Cat-13 4G с поддержкой VoLTE на двух SIM-картах. Чипы с поддержкой только сетей 4G ориентированы на рынки, где невысокая цена важнее максимальной производительности и функциональности. Поддержка нового типа памяти актуальна в теперешних условиях: поставщики DRAM сейчас переводят производственные линии на HBM и DDR5/LPDDR5X, а LPDDR4X оказываются в дефиците. Поэтому обновлённый вариант MediaTek Helio G99+ даст производителям смартфонов больше гибкости. Ранее MediaTek анонсировала процессоры Helio G100 и G200 с незначительными изменениями по сравнению с тем же базовым G99. Arm представила платформу для создания серверных процессоров Neoverse CSS N4 Ranger: до 128 ядер на кристалл, LPDDR6 и PCIe 7.0
08.09.2026 [09:59],
Павел Котов
Arm анонсировала серверную платформу Neoverse CSS N4 Ranger (CSS — Compute Subsystem). Она предназначена для компаний, которые хотят создавать собственные серверные процессоры, но не готовы проектировать их с нуля. CSS позволяет клиентам Arm проектировать собственные чипы на основе готовых решений, устанавливая нужное число ядер, размер кеша, компоненты ввода-вывода и возможности подключения в зависимости от своих потребностей. 
Источник изображений: Arm Neoverse CSS N4 поддерживает от восьми до 128 ядер Neoverse N4 с тактовой частотой до 3,8 ГГц. С увеличением числа ядер частота, скорее всего, будет снижаться — этот аспект в компании не уточнили. На системном уровне Neoverse CSS N4 может вместить и более 128 ядер, поскольку система поддерживает конфигурации из нескольких чиплетов или сокетов с интерконнектом UCIe и «партнёрскими PHY». Кристаллы на базе новой платформы предполагается выпускать по техпроцессу TSMC N3P. Платформа поддерживает память DDR5 или LPDDR6, а также до 256 Мбайт кеша L3 на кристалл. Предусмотрены по 64 Кбайт кеша L1 для инструкций и данных на ядро, до 2 Мбайт кеша L2 на ядро. Поддерживаются до 128 линий PCIe 6.0/7.0 и CXL 4.0. Платформа Arm Neoverse CSS N4 со 128 ядрами на 3 ГГц с 2 Мбайт кеша на ядро обеспечит двухкратный прирост производительности на сокет в сравнении с Neoverse N3, а также 1,25-кратный прирост производительности на ватт и 1,75-кратный прирост пропускной способности памяти.  Ядра серии Arm N оптимизированы с упором на производительность на ватт; серии V — на максимальную производительность. Блоки Neoverse CSS V3 применены в представленном недавно процессоре Arm AGI. В свою очередь Nvidia Grace построены на Neoverse V2, а ядра серии Neoverse V присутствуют в процессорах AWS Graviton и Google Axion. Ядра N-серии в высокопроизводительных процессорах почти не используются — они подходят для менее производительных ускорителей, например, Intel IPU Adapter E2100 на базе Neoverse N1; Neoverse N2 использовались в Microsoft Azure Cobalt 100, а с выходом Cobalt 200 произошёл переход на Neoverse V3. Arm также рассказала о новых реализациях развёртывания чипа AGI на ядрах Neoverse V3 — они будут работать в инфраструктуре Oracle и ByteDance; ранее их также выбрали Meta✴✴, Lenovo, SAP, OpenAI, Cloudflare и другие компании. Реальных показателей производительности компания не показала, но пообещала «более чем вдвое бо́льшую производительность на стойку по сравнению с новейшими системами X86». Двухкристалльный процессор Arm AGI включает до 136 ядер Neoverse V3 с тактовой частотой до 3,7 ГГц и до 272 Мбайт кеша L3. Его характеристики соответствуют любому высокопроизводительному процессору x86 на рынке; используется техпроцесс 3 нм и до 6 Тбайт памяти DDR5-8800 на чип. Важнейшим отличием от решений AMD и Intel является использование памяти и блоков ввода-вывода на одном кристалле с вычислительными компонентами, что обеспечивает задержку менее 100 нс. Huawei представила процессор Kirin 9050 Pro — его GPU до 142 % быстрее предшественника и поддерживает трассировку лучей
07.09.2026 [14:05],
Николай Хижняк
Компания Huawei представила высокопроизводительный мобильный процессор Kirin 9050 Pro. Чип, в частности, используется в новом трёхстворчатом смартфоне компании — Mate XT 2. 
Источник изображений: Huawei В составе Kirin 9050 Pro используется CPU LinxiCore с поддержкой многопоточности. Его конфигурация включает одно основное и два производительных ядра для интенсивных нагрузок, четыре энергоэффективных ядра для многозадачности и два небольших ядра для выполнения повседневных задач.  По словам компании, однопоточная производительность процессора на 24 % выше, а многопоточная на 52 % выше, чем у предшественника. Kirin 9050 Pro может загружать файлы до 50 % быстрее, чем Kirin 9030 Pro.  В составе процессора также используется новый графический ускоритель Maleoon, поддерживающий трассировку лучей в реальном времени с эффективностью 50 MRPS (миллионов лучей в секунду). Производительность в обычном рендеринге у нового GPU на 142 % выше, чем у предшественника. Эти улучшения достигаются за счёт аппаратных блоков ускорения трассировки лучей и удвоенного размера кэш-памяти GPU.  Новый нейронный процессор (NPU) на базе архитектуры Da Vinci в составе Kirin 9050 Pro поддерживает первое в отрасли развёртывание многомодальной MOE LLM на устройстве. Он обеспечивает работу до 30 млрд общих и 2 млрд активных параметров. Чип запускает большую языковую модель Pangu (30B-A2B) на устройстве, поддерживая функции интеллектуального управления файлами во всей системе.  В составе Kirin 9050 Pro также используется модем Balong. Последний не только улучшает наземный доступ к сетям 5G, но и повышает вероятность успешного спутникового пейджинга на 42 %. По данным компании, скорость соединения через китайские спутники Tiantong и BeiDou увеличится до 40 %. Kirin 9050 Pro обладает двухчиповой системой безопасности, подтверждённой сертификацией постквантовой криптографии и сертификатами безопасности EAL5+ CCRP. Это гарантирует максимальную защиту пользовательских данных и доступа к онлайн-контенту.  Благодаря использованию системы быстрого рассеивания тепла при высоких нагрузках процессор практически не нагревается и обеспечивает стабильную производительность в тех же играх. Компания не раскрыла, какой техпроцесс используется для производства Kirin 9050 Pro. Как отмечает портал Huawei Central, средний прирост производительности на 42 % по сравнению с Kirin 9030 Pro позволяет предположить, что он может быть эквивалентен 3-нм техпроцессу TSMC. Huawei Mate XT 2 Ultimate Design — первый смартфон, оснащённый новым процессором Kirin 9050 Pro. Следующим устройством на базе нового процессора станет серия смартфонов Mate 90. Ноутбучный процессор Nvidia N1X выйдет уже в октябре — и сразу в двух вариантах
03.09.2026 [21:03],
Николай Хижняк
Nvidia раскрыла дополнительные подробности о запуске платформы RTX Spark. Чип, который теперь официально называется N1X, появится в ноутбуках в октябре и будет доступен в двух конфигурациях. 
Источник изображения: Nvidia Более мощный вариант N1X будет сочетать 20-ядерный процессор Grace с графическим процессором Blackwell, насчитывающим 6144 ядра CUDA, и получит от 24 до 128 Гбайт унифицированной памяти. Этот чип будет использоваться как в ноутбуках, так и в мини-ПК. Младший вариант состоит из 18-ядерного CPU и урезанного до 5120 ядер CUDA графического процессора Blackwell и предусматривает от 24 до 32 Гбайт унифицированной памяти. Эта версия будет доступна только в ноутбуках. Nvidia сделала объявление перед выставкой IFA в Берлине, где Lenovo и Acer представили новые системы на базе N1X. Lenovo анонсировала ноутбук-трансформер Yoga 9n, а Acer — компактный настольный компьютер SFF RTX Spark. Стоимость представленных новинок пока не сообщается. Собственные системы на базе N1X также выпустят Asus, Dell, MSI, HP и Microsoft. Последняя представила флагманский Surface Laptop Ultra на выставке Computex в этом году. Новые системы в первую очередь позиционируются как ноутбуки и мини-ПК для работы с ИИ-агентами, хотя Nvidia уже демонстрировала и игровые возможности N1X. Компания также обещает ноутбукам на новой платформе автономность в течение всего рабочего дня. Одной из особенностей N1X станет унифицированная память, совместно используемая центральным и графическим процессорами. Аналогичный подход применяется Apple в процессорах серии M, а в мире x86 — компанией AMD в Strix Halo и готовящихся Gorgon Halo. Максимальный объём памяти в старшей конфигурации N1X достигнет 128 Гбайт, что особенно важно для локального запуска крупных ИИ-моделей. Название N1X уже неоднократно встречалось в более ранних утечках, но теперь Nvidia впервые использовала его публично. Это косвенно подтверждает возможность существования более доступного чипа N1, информация о котором также появлялась ранее, хотя официально Nvidia его пока не анонсировала. Выход N1X примечателен ещё и тем, что он положит конец фактической эксклюзивности Qualcomm среди поставщиков Arm-процессоров для современных компьютеров с Windows. Появление Nvidia в этой экосистеме потенциально может привлечь и больше разработчиков приложений, заинтересованных в использовании программных технологий компании. Пока неясно, какие именно устройства поступят в продажу в октябре, а какие появятся позднее в этом году. Вероятно, производители раскроют более точные сроки ближе к непосредственному запуску N1X. Смартфоны получат аналог Nvidia DLSS: её принесёт следующий флагманский чип Qualcomm Snapdragon
02.09.2026 [19:11],
Николай Хижняк
Qualcomm продолжает делиться деталями о будущем флагманском процессоре Snapdragon. Ранее компания сообщила, что новые ядра Oryon в составе чипа смогут работать на частоте до 5 ГГц и получат новую архитектуру кеша FlexCache. Сейчас компания рассказала о некоторых особенностях нового встроенного GPU Adreno в составе будущего чипа. 
Источник изображений: Qualcomm В частности, компания заявила, что в составе нового GPU процессора Snapdragon будут впервые использоваться матричные движки. Их будет три. Они будут отвечать за работу технологии Adreno Neural Fusion. Qualcomm говорит, что Neural Fusion обеспечивает уменьшение визуальных артефактов (например, мерцания и двоения изображения), более стабильную работу и более высокую детализацию по сравнению с предыдущими решениями. Кроме того, технология обеспечивает экономию энергии до 40 % по сравнению с предыдущим решением.  Можно предположить, что под «предыдущим решением» компания имеет в виду функцию Qualcomm Snapdragon Game Super Resolution. Как отмечает портал Android Authority, судя по всему, новая технология предложит генерацию кадров и масштабирование изображения в поддерживаемых играх. Qualcomm также подтвердила, что игровые движки Unreal Engine и Unity уже поддерживают Adreno Neural Fusion. На данный момент неизвестно, можно ли будет использовать матричные движки в составе нового процессора Snapdragon для задач, не связанных с играми. Однако следует отметить, что компания Xiaomi уже заявила для GPU Arm G2-Ultra NX в составе своего нового фирменного процессора XRing 03 наличие восьми нейронных ускорителей. Таким образом, внедрение поддержки искусственного интеллекта аппаратной частью графических процессоров может стать тенденцией для мобильных устройств следующего поколения.  Qualcomm также сообщила, что GPU в составе нового чипа будет использовать трёхслойную архитектуру. В ней шейдерные ядра графического процессора и другие аппаратные блоки разделены на «сегменты», что позволяет более точно контролировать энергопотребление и балансировать производительность. Компания заявляет, что частота нового GPU Adreno составляет 1,45 ГГц. Для сравнения, графика в составе Snapdragon 8 Elite Gen 5 работает на частоте 1,2 ГГц. Новый GPU Adreno по-прежнему будет оснащён 18 Мбайт высокопроизводительной памяти (Adreno High Performance Memory), однако по словам Qualcomm, её эффективность повысится на 12 %. Кроме того, компания заявляет об использовании в составе процессора модема Qualcomm X105 и набора средств связи FastConnect 8800. Новая статья: 10 флагманских процессоров Intel за 10 лет
01.09.2026 [00:10],
3DNews Team
Данные берутся из публикации 10 флагманских процессоров Intel за 10 лет Arm подготовила 136-ядерного конкурента Xeon и Epyc — процессор AGI скоро выйдет на рынок
26.08.2026 [17:53],
Павел Котов
Компания Arm раскрыла на мероприятии Hot Chips 2026 подробности о своём серверном процессоре AGI, рассказала о его конфигурациях и пообещала начать коммерческие поставки в ближайшие месяцы. 
Источник изображений: Arm Arm AGI представляет собой двухчиплетный процессор для центров обработки данных, который будет выпускаться в конфигурациях с 64, 128 или 136 ядрами Neoverse V3 с тактовой частотой от 2,8 до 3,7 ГГц. Физически каждый чиплет содержит 70 ядер, однако часть из них резервируется для повышения выхода годных процессоров. Ядра располагают двумя 128-битными векторными блоками и 2 Мбайт кеша L2 каждое, а общий объём системного кеша достигает 272 Мбайт. Каждый чиплет содержит около 50 млрд транзисторов и располагает собственным шестиканальным контроллером DDR5. Процессор поддерживает до 6 Тбайт памяти на сокет и DDR5-8800 с суммарной пропускной способностью до 844,8 Гбайт/с. Два чиплета соединяются посредством UCIe со скоростью передачи 32 ГТ/с и совокупной пропускной способностью около 2 Тбайт/с. Для подключения периферии Arm AGI предлагает 96 линий PCI Express 6.0 с поддержкой CXL 3.0, в том числе для расширения памяти, а также четыре линии PCI Express 4.0. Кроме того, предусмотрены интерфейсы I3C, I2C и SPI. Расчётная тепловая мощность процессора составляет 300 Вт.  При проектировании AGI компания Arm выбрала иной подход к чиплетной компоновке, чем AMD, Intel и Nvidia. Вместо выделения вычислительных ресурсов и ввода-вывода в специализированные чиплеты каждый кристалл AGI получил собственные процессорные ядра, контроллеры памяти и компоненты ввода-вывода. Благодаря этому обращения к локальной памяти не приходится передавать на соседний чиплет, что позволяет уменьшить задержки и повысить производительность в чувствительных к ним задачах. Arm указывает на задержку доступа к DRAM менее 10 нс.  Внутри каждого чиплета используется сеть межсоединений CMN-S3 с топологией 8 × 9, связывающая процессорные ядра, память, ввод-вывод и ускорители. Она также обеспечивает когерентность памяти между двумя чиплетами. Если ядру требуется обратиться к памяти, подключённой к соседнему кристаллу, запрос передаётся через когерентное межчиповое соединение, хотя в этом случае задержка ожидаемо увеличивается. В состав CMN-S3 входит распределённый системный кеш, Snoop-фильтры и узлы HN-S (Home Node System), отвечающие за управление когерентностью и трафиком. Всего процессор располагает до 272 Мбайт системного кеша. Архитектура предусматривает когерентное взаимодействие не только внутри отдельного чиплета, но и между кристаллами, что позволяет двум половинам AGI работать как единой NUMA-системе. Особое внимание Arm уделила подсистеме памяти, поскольку AGI позиционируется в том числе как процессор для ИИ-серверов и систем с ИИ-агентами, где важны высокая пропускная способность и низкие задержки при работе с большими объёмами данных. Два шестиканальных контроллера DDR5 обеспечивают совокупную пропускную способность до 844,8 Гбайт/с, а доступная полоса распределяется между ядрами и устройствами ввода-вывода. Контроллеры памяти AGI поддерживают внеочередное планирование команд, оптимизированное распределение обращений между банками DRAM и программируемые политики управления страницами памяти. Технология MPAM (Memory Partitioning and Monitoring) позволяет контролировать и ограничивать доступ отдельных компонентов к пропускной способности памяти. Предусмотрены также приоритизация трафика на основе QoS и механизмы управления перегрузкой в ситуациях, когда за ресурсы DRAM одновременно конкурируют несколько ядер и устройств ввода-вывода.  Подсистема памяти получила и широкий набор функций RAS (Reliability, Availability, Serviceability), включая коррекцию отказов отдельных микросхем DRAM, защиту от RowHammer, механизмы восстановления после ошибок, их регистрации и искусственной генерации для тестирования. Независимые результаты тестирования Arm AGI пока не опубликованы. Сама Arm утверждает, что серверы на новых процессорах смогут обеспечить до двукратного прироста производительности в расчёте на стойку по сравнению с системами на современных x86-процессорах. Коммерческие поставки Arm AGI должны начаться в ближайшие месяцы. В Германии запустили фотонный процессор, который выполняет вычисления светом
26.08.2026 [10:49],
Геннадий Детинич
В Карлсруэском технологическом институте (KIT) начали изучать иной подход к высокопроизводительным вычислениям, когда для выполнения ряда операций используется свет. В основе системы лежит фотонный процессор немецкой компании Q.ANT. В отличие от обычных CPU и GPU, где вычисления выполняются с помощью тока на транзисторах, фотонный ускоритель использует световые сигналы непосредственно для обработки данных, что экономит время и снижает потребление. 
Источник изображения: Cynthia Ruf / KIT Сразу подчеркнём, что фотонный процессор компании Q.ANT и платформа на его основе не предполагают отказ от традиционных центральных и графических процессоров. Разработчики создают гибридную архитектуру, в которой CPU, GPU и фотонный NPU (Native Processing Unit) будут выполнять те операции, для которых каждый процессор подходит лучше всего. Физически вычисление происходит следующим образом: цифровые данные преобразуются в параметры оптического сигнала (обычно это фаза и амплитуда), после чего свет поступает в интегральную фотонную схему. В ней используются оптические волноводы и интерферометры, позволяющие управлять амплитудой и фазой световых волн. При прохождении по различным оптическим путям волны интерферируют друг с другом почти как круги на воде, в процессе чего выполняют заданные математические операции. Особенно хорошо такой принцип подходит для матричных вычислений, которые являются фундаментальной частью работы нейронных сетей. Затем результат преобразуется обратно в электрический сигнал фотодетекторами. Главное преимущество такой архитектуры заключается не столько в скорости распространения света, сколько в возможности выполнять множество операций одновременно. Оптическая схема может преобразовывать сразу целый набор сигналов, причём вычисление происходит непосредственно во время прохождения света через фотонный чип. Это позволяет существенно сократить количество операций передачи данных между памятью и вычислительными блоками — одного из главных источников энергопотребления современных ИИ-систем. По оценке Q.ANT, для определённых задач искусственного интеллекта её фотонная технология способна обеспечить 30-кратное повышение энергоэффективности по сравнению с классической CMOS-электроникой. При этом электричество всё равно необходимо для лазеров, модуляторов, фотодетекторов и управляющей электроники, поэтому речь идёт не о полном отказе от электричества в пользу света, а о более экономичном способе выполнения отдельных операций. Исследователи KIT намерены проверить эффективность этой технологии не только в лабораторных условиях, а в составе реальной вычислительной инфраструктуры. В процессе экспериментов учёные будут определять, какие задачи выгоднее передавать фотонному ускорителю, а какие оставлять электронным процессорам. Такой подход особенно интересен для искусственного интеллекта, где объём матричных вычислений постоянно растёт, а энергопотребление центров обработки данных становится серьёзным вызовом. В перспективе подобные гибридные системы могут объединить традиционные CPU и GPU с фотонными, а затем и квантовыми ускорителями, распределяя вычисления между ними в зависимости от характера конкретной задачи. Отметим, текущая реализация фотонного процессора выполняет в основном линейные операции, но компания движется к созданию процессоров с возможностью нелинейных преобразований световых импульсов, что также важно для работы нейросетей. Qualcomm разогнала мобильные ядра Oryon выше 5 ГГц — они появятся в новых Snapdragon
26.08.2026 [10:35],
Павел Котов
Qualcomm представила обновлённую архитектуру процессорных ядер Oryon, которая позволит мобильным чипам компании преодолеть рубеж в 5 ГГц и одновременно повысить производительность на такт, сообщает TechSpot. 
Источник изображений: techspot.com Новые ядра Oryon смогут работать на частоте свыше 5 ГГц, что должно обеспечить заметный прирост производительности во флагманских мобильных устройствах следующего поколения. Qualcomm утверждает, что процессор на новой архитектуре Oryon станет самым быстрым среди мобильных решений. Добиться столь высокой частоты компании помогли как переход на более совершенный техпроцесс, так и дальнейшая оптимизация собственной микроархитектуры Oryon.  Судя по показанному слайду, мобильный процессор Qualcomm Snapdragon следующего поколения получит два основных ядра Oryon Prime Core с частотой свыше 5 ГГц и шесть производительных ядер Performance Core. Помимо роста частоты, Qualcomm обещает повысить производительность на такт (IPC), благодаря чему быстродействие должно увеличиться не только за счёт дополнительных мегагерц. Важнейшим нововведением станет обновлённая архитектура кеша FlexCache. В гетерогенной конфигурации процессорные ядра получают доступ к общему пулу кеш-памяти, объём которой может динамически распределяться в зависимости от характера нагрузки. В частности, основные ядра Prime Core при необходимости смогут использовать весь доступный пул кеша. Такой подход позволяет удерживать больше необходимых для вычислений данных непосредственно в кеше процессора и реже обращаться к более медленной оперативной памяти. По словам Qualcomm, преимущества новой архитектуры должны проявиться в том числе при работе агентных систем ИИ, в играх, многозадачных сценариях и при редактировании видео. Apple представила первый 2-нм процессор M6 и монструозный четырёхкристальный M5 Ultra
25.08.2026 [17:32],
Николай Хижняк
Apple представила два новых процессора для компьютеров Mac — M6 и M5 Ultra. Первый стал дебютным 2-нм чипом компании и предназначен для массовых систем, тогда как M5 Ultra Apple называет «самым мощным чипом за всю историю компании». Он ориентирован на ресурсоёмкие профессиональные задачи, включая 3D-рендеринг, обработку видео и локальный запуск крупных моделей искусственного интеллекта. 
Источник изображений: Apple M6 стал первым чипом Apple, выпускаемым по 2-нм техпроцессу. По словам компании, переход на новую технологию позволил увеличить плотность транзисторов и одновременно повысить производительность и энергоэффективность. Чип получил два 16-ядерных блока Neural Engine, предназначенных для ускорения задач искусственного интеллекта непосредственно на устройстве. Центральный процессор M6 насчитывает 12 ядер, что на два больше, чем у M5. В его состав входят два суперъядра, четыре производительных и шесть энергоэффективных ядер. По утверждению Apple, M6 обеспечивает самую высокую в мире однопоточную производительность CPU и до 1,2 раза превосходит M5 в многопоточных задачах. Графический процессор M6 также получил 12 ядер — на два больше, чем у M5. В каждое из них встроен отдельный Neural Accelerator, благодаря чему пиковая вычислительная производительность GPU в ИИ-задачах выросла почти на 30 % по сравнению с M5. Кроме того, Apple обновила архитектуру шейдерных ядер, технологию Dynamic Caching и аппаратное ускорение трассировки лучей. Скорость обработки геометрии выросла на 50 %. M6 поддерживает до 32 Гбайт унифицированной памяти с пропускной способностью до 170 Гбайт/с, что на 10 % больше показателя M5. Новый процессор дебютировал в обновлённом Mac mini. Как сообщалось ранее, Apple собирается пропустить выпуск моделей M6 Pro или M6 Max. Вместо этого, к середине 2027 года компания сразу перейдет к M7.  Одновременно Apple представила M5 Ultra, который будет использоваться в новых Mac Studio. Чип производится по 3-нм технологии и стал первым четырёхкристальным процессором семейства Apple Silicon. С помощью технологии UltraFusion компания объединила два двухкристальных M5 Max в единый процессор. Пропускная способность межкристального соединения превышает 4,4 Тбайт/с, а плотность соединений выросла более чем в шесть раз. По словам Apple, это позволяет четырём кристаллам работать как единый процессор. M5 Ultra получил до 36 ядер CPU, включая 12 суперъядер и 24 производительных ядра. По сравнению с M3 Ultra однопоточная производительность выросла до 25 %, а многопоточная — до 30 %. Графическая подсистема M5 Ultra насчитывает до 80 ядер, каждое из которых оснащено собственным Neural Accelerator. В результате пиковая вычислительная производительность GPU в ИИ-задачах выросла до 4,5 раза по сравнению с M3 Ultra и более чем в шесть раз относительно M1 Ultra. В традиционных графических задачах Apple обещает прирост производительности до 40 % по сравнению с M3 Ultra. Ещё одной особенностью M5 Ultra стала поддержка до 512 Гбайт унифицированной памяти с пропускной способностью 1,2 Тбайт/с — на 50 % выше, чем у M3 Ultra. Такой объём позволяет полностью размещать в памяти системы крупные языковые модели с сотнями миллиардов параметров и запускать их локально. M5 Ultra также получил 32-ядерный Neural Engine и обновлённый медиадвижок с аппаратной поддержкой H.264 и HEVC, четырьмя блоками кодирования и декодирования ProRes и аппаратным декодированием AV1. Apple заявляет, что новый процессор сочетает рекордную для компании производительность с высокой энергоэффективностью. IBM скрестила две архитектуры в одном процессоре — каждое ядро одновременно и Arm, и z/Architecture
25.08.2026 [12:58],
Павел Котов
IBM представила на конференции Hot Chips 2026 необычный процессор, способный напрямую выполнять инструкции сразу двух архитектур — z/Architecture и Arm AArch64. 11-ядерный чип будет выпускаться по 2-нм техпроцессу и сможет работать на тактовой частоте выше 5,7 ГГц. 
Источник изображения: Carson Masterson / unsplash.com Главная особенность разработки заключается в том, что IBM не стала размещать на одном кристалле отдельные ядра Arm и Z или прибегать к программной эмуляции. Поддержка AArch64 реализована непосредственно в тех же процессорных ядрах, которые выполняют инструкции z/Architecture. Причём каждое ядро способно работать с обеими архитектурами одновременно. Это позволит клиентам IBM запускать предназначенные для Arm версии Linux, облачного и ИИ-ПО наряду с традиционными приложениями для мейнфреймов, обслуживающими транзакции и базы данных. Таким образом IBM рассчитывает объединить обширную программную экосистему Arm с масштабируемостью, безопасностью и высокой доступностью платформ Z и LinuxONE. Процессор получит набор специализированных аппаратных ускорителей. В частности, предусмотрены блоки для инференса ИИ, которые могут использоваться для выявления мошенничества непосредственно при обработке транзакций, встроенный процессор DPU для ускорения операций ввода-вывода, а также отдельные ускорители сжатия, шифрования и сортировки данных. Каждое из 11 процессорных ядер получит выделенный кеш L2 объёмом 36 Мбайт. Кроме того, архитектура предусматривает 432 Мбайт виртуального кеша L3 и до 3,5 Гбайт виртуального кеша L4. Такая организация памяти призвана снизить задержки при работе с крупными базами данных и интенсивными транзакционными нагрузками. Реализация AArch64 полностью аппаратная. Процессор поддерживает архитектуру AArch64 v9.3, включая расширения SVE и SVE2, а всего IBM реализовала 2792 инструкции AArch64. При этом Arm-код выполняется в режиме Little Endian, тогда как z/Architecture использует Big Endian. IBM также заявляет о соответствии требованиям Arm SystemReady, благодаря чему существующее ПО для Arm сможет запускаться без модификаций. Компания пока не раскрыла название процессора и не сообщила, в каких именно системах он дебютирует. IBM лишь уточняет, что чип предназначен для будущих поколений IBM Z и LinuxONE. Поскольку актуальные мейнфреймы z17 вышли в 2025 году, а IBM обычно обновляет эту платформу примерно раз в три года, новый процессор представляется наиболее вероятным кандидатом для следующего поколения систем, условно называемого z18. Мейнфреймы IBM по-прежнему играют важную роль в инфраструктуре крупных организаций, особенно в финансовом секторе. Современные системы IBM Z уже позволяют запускать Linux наряду с приложениями z/OS с использованием виртуализации KVM и OpenShift. Новый процессор расширит эту модель, позволив одновременно выполнять на одних и тех же ядрах рабочие нагрузки для s390x и Arm64. По данным IBM, переключение ядра между двумя архитектурами занимает считаные наносекунды. IBM рассчитывает, что благодаря этому клиенты смогут использовать огромную экосистему программного обеспечения Arm, не отказываясь от существующей инфраструктуры Z и её преимуществ в области надёжности, безопасности и обработки транзакций. Intel раскрыла устройство 256-ядерных Xeon Diamond Rapids — у них будет 1,25 Гбайт кеша
25.08.2026 [10:27],
Павел Котов
Intel рассказала на конференции Hot Chips о процессорах Xeon семейства Diamond Rapids, которые выйдут на рынок в следующем году. Это будут первые процессоры Intel, выпускаемые по усовершенствованному техпроцессу Intel 18A-P. Компания раскрыла подробности архитектуры новых чипов, сообщает Hardwareluxx. 
Источник изображений: hardwareluxx.de В центре процессорной сборки располагаются два чиплета I/O Memory Hub (IMH Tile), которые производятся по техпроцессу Intel 3 и отвечают за работу подсистем памяти и ввода-вывода. Предусмотрены также до четырёх базовых чиплетов Base Tile, изготавливаемых по технологии Intel 3-T. Каждый из них содержит, помимо прочего, кеш последнего уровня LLC (Last Level Cache), общий для нескольких вычислительных чиплетов Core Tile. На самих Core Tile располагаются процессорные ядра с кешем L1 и L2, а производятся эти чиплеты по технологии Intel 18A-P. Для соединения Core Tile с Base Tile Intel использует технологию гибридного соединения (Hybrid Bonding Interface, HBI), которую компания называет Foveros 3D Direct. Для связи между чиплетами IMH и Base Tile применяется межкристалльный интерфейс D2D (Die-to-Die) на основе UCIe-S (Substrate Copper Links).  Intel 18A-P представляет собой усовершенствованный вариант техпроцесса Intel 18A, предлагающий более высокую производительность и дополнительные возможности оптимизации транзисторов по быстродействию и энергопотреблению. Для высокопроизводительных транзисторов Intel предусмотрела два контакта питания на обратной стороне кристалла. Кроме того, появилась пятая пара вариантов порогового напряжения (Vt), расположенная между LVT (Low Voltage) и ULVT (Ultra Low Voltage), что расширяет возможности оптимизации транзисторов по производительности и энергопотреблению.  Intel утверждает, что техпроцесс 18A-P позволил на 33 % сократить разброс характеристик между крайними сценариями PVT (Process, Voltage, Temperature), учитывающими технологические вариации, напряжение питания и рабочую температуру. Благодаря этому параметры транзисторов становятся более однородными как в пределах одной пластины, так и между отдельными кристаллами. В результате при проектировании можно закладывать меньшие запасы по тактовым частотам, напряжениям и таймингам, что позволяет повышать частоты и энергоэффективность, а также увеличивать выход годной продукции.  С двумя центральными чиплетами IMH взаимодействуют до 16 вычислительных чиплетов Core Tile. Каждый Core Tile содержит 16 процессорных ядер с собственным кешем L2, поэтому максимальное число ядер Diamond Rapids достигает 256. Кеш последнего уровня расположен в Base Tile и доступен ядрам связанных с ним Core Tile через 3D Xbar. Его общий объём может достигать 1280 Мбайт, по 320 Мбайт на каждый из четырёх Base Tile. Каждый чиплет IMH Tile содержит шесть PHY для интерфейса D2D, а также компоненты подсистемы Unified Memory Fabric. В неё входят PHY DDR, контроллеры памяти, Snoop-фильтры и ускорители шифрования и дешифрования памяти. Подсистема ввода-вывода содержит четыре группы высокоскоростных линий, которые могут использоваться для PCI Express, CXL или UPI при многосокетном подключении. Diamond Rapids получат поддержку DDR5-12800 с совокупной пропускной способностью памяти до 1,6 Тбайт/с, а также до 128 линий PCI Express.  Процессоры Diamond Rapids также получат поддержку инструкций Advanced Matrix Extensions (AMX) и AVX 10.2, аппаратных ускорителей QAT, DSA и IAA. Архитектура предусматривает разветвлённую структуру Fan-out Fabric и модульные вычислительные блоки CBB (Compute/Building Blocks), соединённые с помощью Foveros 3D Direct и Hybrid Bonding Interconnect (HBI). Кроме того, предусмотрены технологии безопасности Intel TDX и SGX, улучшенные возможности RAS (Reliability, Availability, Serviceability) и QoS, а также средства телеметрии. Intel рассказала о технических сложностях, стоявших при разработке мобильных процессоров Wildcat Lake
25.08.2026 [04:34],
Николай Хижняк
В рамках конференции Hot Chips 2026 компания Intel рассказала о технических задачах и целях, стоявших за разработкой мобильных процессоров Core Series 3 (Wildcat Lake). По сути, они представляют собой дешёвый вариант Core Ultra 3 (Panther Lake), на основе которых и были созданы. 
Источник изображений: HardwareLuxx / Intel По словам Intel, при создании Wildcat Lake цель заключалась не в разработке совершенно новой архитектуры, а в выборочном снижении затрат по сравнению с существующей конструкцией без ущерба для функций, важных для массового пользователя. Стратегия основана на трёх столпах: технологии упаковки MCP вместо Foveros, «оптимизации» блоков и платформы, а также узконаправленной инновации в одной технической области — использовании межкристальной шины UCIe.  В серии чипов Core Ultra 3 используется технология Foveros, которая соединяет несколько чиплетов через пассивный базовый кристалл (кремниевый интерпозер). Однако этот подход оказался бы слишком дорогим для процессоров массового сегмента, к которому относятся чипы Wildcat Lake, где ценовые преимущества имеют решающее значение. Поэтому в серии Core Series 3 полностью исключается базовый кристалл и используется органическая многокристальная конструкция (MCP). Это не только снижает сложность чипа, но также снижает затраты на его сборку и потери выхода годных изделий, связанные с многослойной компоновкой Foveros.  Однако переход к MCP не лишён недостатков. Без межсоединительной платы кристаллы процессора обрабатывают значительно меньше сигналов. Кроме того, необходимо заново оптимизировать управление питанием, чтобы в полной мере реализовать преимущества более простой упаковки. Также одним из технических требований было то, что используемые кристаллы должны быть либо монолитными, либо разработанными для MCP/органической упаковки.  Переход к MCP также сказался на физических характеристиках процессоров Wildcat Lake. Если упаковка Foveros в составе чипов Core Ultra Series 3 имеет размеры 50 × 25 × 1,5 мм, то органический MCP-корпус процессоров Core Series 3 уменьшен до 35 × 25 × 1,23 мм. Меньший корпус экономит место на плате, требует меньше интерфейсов ввода/вывода и позволяет регулировать подачу питания — плюс, в корпусе больше нет «мёртвых» контактов.  Для вычислительных кристаллов по-прежнему используется техпроцесс Intel 18A — он обеспечивает более высокую производительность и эффективность ядер CPU и уже применяется в серии Core Ultra 3. Однако для блока интерфейсов ввода-вывода (Thunderbolt, USB 2.0, PCIe) используется техпроцесс TSMC N6, также уже знакомый по серии Core Ultra 3. Технология соединения кристаллов UCIe доступна для всех рассматриваемых техпроцессов (Intel 3, Intel 18A, TSMC N6) и поэтому была очевидным выбором для соединения двух кристаллов в составе Wildcat Lake. Особенно важным при разработке Wildcat Lake было сохранить подход к использованию разных техпроцессов, которые применяются в процессорах Core Ultra 3, а также использовать чиплетную сборку. Это позволяет сэкономить на валидации, планировании и разработке процессора, одновременно не изменяя пользовательский опыт, например, в плане однопоточной производительности CPU или поддержке USB 2.0.  Поскольку отказ от базового кристалла Foveros потребовал использования новой технологии межкристального соединения, для этих целей была выбрана шина UCIe (Universal Chiplet Interconnect Express). Однако без базового кристалла шаг контактных площадок значительно увеличился — с 36 мкм для Foveros до 110 мкм для UCIe. Это приводит к ряду последствий: для компенсации меньшей плотности выводов требуются более высокие скорости передачи данных (ГТ/с), а площадь, занимаемая под блок интерфейсов ввода-вывода и контроллер, увеличивается. В целом площадь межкристальных соединений в процессорах Core Series 3 примерно на 70 % больше, чем в процессорах Core Ultra Series 3. Intel считает, что этот компромисс оправдан, учитывая экономию на стоимости упаковки MCP. Чтобы не увеличивать занимаемую площадь, пропускная способность блока ввода-вывода была специально оптимизирована для массового сегмента. Целевой показатель — подключение к твердотельному накопителю PCIe 4.0 со скоростью передачи данных около 12 Гбит/с (16 линий чтения/записи на скорости 8 ГТ/с). Подключение к дисплею также было оптимизировано — с UHBR20 до 4K60 (адаптировано под уровень HDMI/eDP в процессорах Raptor Lake-U) при мощности 16 Вт и скорости 8 ГТ/с. Кроме того, было сокращено количество сигналов боковой полосы (Sideband Signal Count Diet).  Проблемы с протоколом. UCIe упаковывает данные, что приводит к определённой задержке, в то время как более медленные сигналы боковой полосы изначально не были затронуты. Поскольку шина UCIe напрямую интегрирована в протоколы загрузки, отладки, безопасности и отображения, синхронизация между данными и управляющими сигналами была одной из самых сложных задач проверки во всем проекте. В качестве меры предосторожности были внедрены предохранители и опции обеспечения живучести для обеспечения надёжного запуска UCIe. Управление энергопотреблением. Пакетирование по своей сути увеличивает энергопотребление, поскольку частоты в идеале должны поддерживаться постоянно, чтобы избежать потерь времени ожидания. Особенно важен трафик, связанный с отображением, поскольку он также передаётся через UCIe даже в режиме ожидания, особенно без функции самообновления панели (Panel Self Refresh, PSR). Это представляло наибольшую проблему с точки зрения энергопотребления. В качестве контрмер были введены несколько состояний канала связи и реализована приоритизация QoS для трафика, связанного с отображением. Целостность сигнала. На высоких частотах UCIe сталкивается с проблемами, связанными с жёсткими допусками по напряжению и частотой ошибок в битах (BER). Изначально Intel рассматривала два варианта напряжения для ввода-вывода: использование выделенного LDO-стабилизатора (более чистый, но более дорогой вариант) или существующей шины питания VCCAON. В итоге от LDO-стабилизатора отказались. Скорость передачи данных была ограничена максимум 8 Гбит/с, без механизмов повторных попыток или прямого исправления ошибок. Вместо этого существуют резервные варианты для снижения частоты – намеренно менее рискованный, хотя и более ресурсоёмкий подход.  По сравнению с Core Ultra Series 3, совокупная вычислительная мощность Wildcat Lake была значительно уменьшена:
В целом эти изменения позволили сократить площадь графического и вычислительного кристаллов на 38 %. Возможности ввода-вывода также были сокращены. Количество портов Thunderbolt/USB4 снизилось с трёх (четырёх с мультиплексированием eDP) до двух, PCIe полностью унифицирован до шести Gen4 (вместо прежних четырёх Gen5 + восемь Gen4), а количество портов USB осталось прежним — два USB3.2 и восемь USB2. Физические интерфейсы PHY для камеры (CSI) были полностью убраны. Количество поддерживаемых аудиоканалов сократилось с четырёх до двух, количество цифровых сигнальных процессоров — с пяти до трёх (но при этом работающих на более высокой частоте), а объём связанной с ними памяти сокращён с 4,6 до 3,0 Мбайт. В целом благодаря оптимизации блока ввода-вывода площадь кристалла уменьшилась на 15 %.  На основе эталонной системы с процессором Core 7 150U (Raptor Lake-U Refresh) была достигнута дополнительная экономия на уровне платформы: переход с 128-битной на 64-битную DRAM позволил уменьшить количество слоёв на печатной плате с 8 до 6, а также скорректировать расположение DRAM и разъёма SODIMM. Для технологии Power Delivery была добавлена дополнительная шина напряжения LP Atom, что позволило увеличить время автономной работы, одновременно повысив максимальное значение тока потребления при полной нагрузке и нагрузочную способность. Модуль Wi-Fi 7 был интегрирован напрямую, как и контроллер PD (встроенный в ретаймер USB). Архитектурные особенности процессоров Intel Core Series 3 (Wildcat Lake)
Серия процессоров Core Series 3 — пример того, как существующая высокопроизводительная архитектура (Panther Lake) может быть переработана для массового сегмента. Благодаря переходу с технологии Foveros на органический корпус MCP, оптимизации вычислительных блоков, блоков графического и нейронного процессоров, блоков ввода-вывода, а также экономии на уровне платформы (урезанный интерфейс DRAM, меньше слоёв печатной платы, встроенные контроллеры Wi-Fi и PD) удалось значительно снизить стоимость. При этом ключевые пользовательские функции были сохранены за счёт повторного использования технологических норм и разделения кристалла на блоки, а также за счёт сохранения однопоточной производительности. Единственным принципиально новым техническим компонентом является межкристальная система межсоединений UCIe, которая компенсирует отказ от базового кристалла Foveros, но при этом требует значительно большего объёма межсоединений (+70 %) и сопряжена с определёнными трудностями в плане синхронизации, энергопотребления и целостности сигнала. Xiaomi бросила вызов Qualcomm и MediaTek: новый 3-нм чип Xring O3 первым получил поддержку LPDDR6
24.08.2026 [13:01],
Алексей Разин
По мере приближения календарной осени оживление деловой активности наблюдается и в таком потенциально депрессивном сегменте, как рынок компонентов для смартфонов. Компания Xiaomi начала неделю с анонса 3-нм процессора Xring O3 собственной разработки, которому надлежит дебютировать в составе складного смартфона Xiaomi 18 Fold, выход которого запланирован на сентябрь этого года. 
Источник изображения: Xiaomi Процессор Xring O3 уникален по нескольким критериям. Во-первых, это первый чип китайской разработки, который по передовому 3-нм техпроцессу будет выпускать тайваньская TSMC. В этом году Xiaomi может понадобиться от 200 до 300 тысяч процессоров Xring O3, по данным опрошенных Reuters источников. Во-вторых, этот чип становится первым мобильным процессором, обеспечивающим поддержку памяти типа LPDDR6. С учётом поддержки скорости передачи данных до 10667 Мбит/с и пропускной способности 113,8 Гбайт/с, новый чип обеспечивает превосходство над Xring O1 в размере 48 %. Появление Xring O3 показывает, что Xiaomi не собирается ограничиваться единичными попытками создать собственные процессоры. Компания последовательно развивает свою платформу и стремится получить больше контроля над ключевым компонентом своих устройств, который традиционно поставляют Qualcomm и MediaTek. При этом Xiaomi уже перешла от относительно нишевого Xring O1 к выпуску более сложного 3-нм чипа с поддержкой новейшей памяти, а значит, её амбиции в этом направлении явно растут. Помимо складного смартфона Xiaomi 18 Fold, новый Xring O3 может прописаться и в составе планшета Xiaomi Pad 9 Pro Max. Чип на площади 133 мм2 размещает 24 млрд транзисторов, что на 26 % больше, чем у предшественника. Xring O3 оптимизирован под работу с фирменными ИИ-моделями Xiaomi. Его быстродействие в тензорных вычислениях достигает 200 TOPS, а в векторных операциях он набирает 3,13 TFLOPS. Работа с локальными данными ИИ ускоряется на 45 %. Два вычислительных блока для ИИ добавлены в CPU, а графическая подсистема получила 8 дополнительных блоков нейронного ускорения. Задержки в вычислениях снижены до рекордных 82 нс, а ещё процессор улучшил свою энергетическую эффективность. На прошлой неделе Xiaomi заявила, что объём отгруженных ею устройств на базе процессора Xring O1 недавно превысил 1 млн штук с момента дебюта в мае прошлого года. Из них на долю смартфонов пришлось около 150 000 штук. TSMC также будет выпускать для Xiaomi два других чипа: 6-нм Xring O100, который будет ускорять фирменную ИИ-модель MiMo при запуске её на потребительских устройствах, а также 3-нм Xring D100, который найдёт применение в бортовых системах автомобилей этой марки. Там он будет отвечать за системы активной помощи водителю и автопилот. Этот чип сочетает 20-ядерный CPU и 16-ядерный NPU, а также оснащается 160 Гбайт унифицированной памяти в максимальной конфигурации. Этого хватает, чтобы локально запускать ИИ-модели с количеством параметров до 200 млрд штук. Массовое производство Xring O3 уже началось, а Xring O100 и D100 начнут выпускаться в следующем году. |
|
✴ Входит в перечень общественных объединений и религиозных организаций, в отношении которых судом принято вступившее в законную силу решение о ликвидации или запрете деятельности по основаниям, предусмотренным Федеральным законом от 25.07.2002 № 114-ФЗ «О противодействии экстремистской деятельности»; |
© 1997—2026 Электронное периодическое издание "3ДНьюс" | Свидетельство о регистрации СМИ Эл ФС 77-22224
выдано Федеральной Службой по надзору за соблюдением законодательства в сфере массовых коммуникаций и охране культурного наследия
При цитировании документа ссылка на сайт с указанием автора обязательна. Полное заимствование документа является
нарушением
российского и международного законодательства и возможно только с согласия редакции 3DNews.
MWC 2018
2018
Computex
IFA 2018
