Fall Processor Forum 2005: процессоры завтрашнего дня

Cortex-A8 - Tiger: первое явление архитектуры ARMv7

В дни Fall Processor Forum 2005 английская компания ARM выступила с подробным докладом об архитектуре представленного в начале октября на второй ARM Developers Conference процессора Cortex-A8, фигурировавшего в стадии разработки под рабочим названием Tiger.

Новый экономичный процессор ARM Cortex-A8 предназначен для использования в составе мобильных и бытовых устройств, работающих с многоканальными видео, аудио и игровыми приложениями, например, телефонов нового поколения.

Архитектура Cortex-A8

Чип Cortex-A8 представляет собой первую разработку на базе новой архитектуры ARMv7. Производительность и экономичность обеспечиваются поддержкой технологии Thumb-2, а также впервые интегрированными процессорными расширениями серии NEON (FPU/DSP, 64-бит SIMD) для улучшения работы с кодеками класса H.264 и MP3. Наряду с этим, чипы Cortex-A8 также включают в себя поддержку технологии Jazelle-RCT Java для оптимизации и ускорения обработки Just In Time (JIT) и Dynamic Adaptive Compilation (DAC), снижая нагрузку на память в три раза. Новый процессор также поддерживает технологию TrustZone для обеспечения защищенных транзакций, поддержки системы защиты цифрового контента Digital Rights Management (DRM), а также системы энергосбережения IEM.

Cortex-A8 NEON

Чип Cortex-A8 представляет собой оптимизированный суперскалярный процессор с возможностью одновременной обработки нескольких инструкций и производительностью уровня 2.0 DMIPS на МГц. Процессор включает в себя 16 Кб или 32 Кб кэша L1, а также, в зависимости от исполнения, различное количество кэша L2 (от 64 Кб до 2 Мб). Среди других архитектурных особенностей чипа Cortex-A8 следует отметить 13 стадий конвейера со значительно улучшенной динамичной технологией предсказания ветвления (10 стадий для NEON).

Финальные варианты Cortex-A8 будут работать на тактовых частотах свыше 600 МГц, при этом, в случае производства с использованием норм 65 нм техпроцесса, энергопотребление ARM Cortex-A8 составит менее 300 мВт, а площадь ядра при этом составит всего 4 мм² (только ядро, без модулей NEON, Trace и кэша L2). Наиболее производительные образцы Cortex-A8 для бытовой техники будут работать на тактовых частотах до 1 ГГц и выпускаться с соблюдением норм 90 нм и 65 нм техпроцессов.

Сравнительная производительность Cortex-A8

В настоящее время ARM уже получила пять лицензионных заявок на Cortex-A8, в числе партнеров - Freescale, Matsushita, Samsung, Texas Instruments. Появление библиотек Advantage-CE под чипы ARM Cortex-A8 на 65 нм техпроцесс ожидается в первом квартале 2006 года.

Процессорные планы ARM

В плане охвата рынка многоядерными решениями у ARM также есть свои наработки, например, не представленный на конференции 4-ядерный чип ARM11 - ARM11 MPCore, с производительностью порядка 2640 DMIPS.

Архитектура StarCore V5: ждём в новых телефонах Motorola

Калифорнийская компания StarCore LLC, сформированная в июне 2002 года в качестве дочернего совместного предприятия Motorola (ныне Freescale), Agere Systems, Infineon Technologies AG и специализирующаяся на разработке и производстве DSP, представила в рамках Fall Processor Forum 2005 новую архитектуру StarCore V5, нацеленную на применение в новых поколениях беспроводных карманных ПК и мультимедийных устройств.

Ключевые плюсы архитектуры StarCore V5, заявленные разработчиками – поддержка 47 новых инструкций, улучшенное предсказание ветвлений и оптимизированная обработка SIMD (single-instruction multiple-data) инструкций. К тому же новая архитектура V5 полностью совместима с прежними разработками StarCore - V2 (SC1200 и SC1400), V3 и V4 (SC2200 и SC2400) на бинарном уровне.

Новая архитектура StarCore V5, представленная в виде первого чипа нового поколения - SC3000, оптимизирована для работы на тактовых частотах до 1 ГГц при изготовлении с соблюдением типичных для нынешней индустрии 90 нм норм техпроцесса. Предполагается, что на базе архитектуры StarCore V5 будут создаваться конечные решения для обработки мощного мультимедийного контента вроде высококачественного декодирования видео в реальном времени.

Ожидается, что первые массовые решения на базе архитектуры StarCore V5 появятся в самом начале 2006 года. По крайней мере, компания Motorola планирует применять этот DSP в своих телефонах поколений 2.5G и 3G, Freescale будет использовать в беспроводных базовых станциях серии Starlite, компании Skyworks, Motorola и Freescale – в сотовых модемах и мультимедийных приложениях, Zultys Technologies и Legerity – в VoIP системах.

104 новых 128-битных SIMD инструкций ARC - всё для мобильного 3D и видео

Ещё один интересный анонс в дни Fall Processor Forum 2005 был представлен компанией ARC International, которая анонсировала набор 104 новых 128-битных SIMD (Single Instruction Multiple Data) инструкций для интенсивной обработки мультимедийных приложений. Набор новых SIMD инструкций ARC полностью совместим с пакетами 16- и 32-битных инструкций ARCompact и будет поддерживаться семейством конфигурируемых процессоров ARC700.

С помощью нового набора инструкций чипы класса ARC750D смогут ускорить обработку данных кодеками MPEG 1/2/4, H.264 и VC1 чуть ли не на порядок. Подобные чипы в настоящее время здорово востребованы производителями телефонов, смартфонов, карманных ПК коммуникаторов для интенсивной обработки видео. Похоже, разработку ARC International уже оценили специалисты, поскольку компания успела получить за набор новых SIMD инструкций диплом Product of the Year Award на параллельно проходившей конференции Global Signal Processing Conference (GSPx).

В целом, компании есть чем гордиться, особенно с учетом того, что, например, ее 533 МГц чип ARC750D, который полностью совместим с новыми SIMD инструкциями, обладает площадью всего 9 мм² при изготовлении с соблюдением норм 0,13 мкм техпроцесса. Для сравнения, подобный DSP от близкого конкурента Videantis обладает площадью порядка 42 мм. Особенностью реализации технологии также можно назвать обработку нового набора SIMD инструкций ARC на полной тактовой частоте, в то время как при отсутствии нагрузки чип снижает тактовую частоту и, соответственно, энергопотребление.

Вместо "Итого"

Не скрою, нравятся мне глобальные события калибра Fall Processor Forum. В течение нескольких дней, собравшись в одном месте, множество представителей известных компаний делятся друг с другом наработками и планами на будущее, своими докладами фактически определяя это будущее на несколько ближайших лет.

Увы, за рамками этого рассказа остались многие инновации, представленные на Fall Processor Forum 2005. Не дошли руки до рассказа о представленных компанией Texas Instruments новых 200 - 300 МГц DSP серии TMS320C672x, предназначенных для обработки аудио данных, не вошел рассказ о трех новых 32-битных MCU от Philips Semiconductor на базе ядра ARM7TDMI - LPC2101, LPC2102 и LPC2103, недорогих и весьма эффективных. Не вошел рассказ о новых конфигурируемых процессорах Xtensa 6 от компании Tensilica, не вошли интересные презентации Broadcom, Azul Systems, Innovative Silicon, Green Hills Software и многих других, посвященные аппаратным особенностям реализации современных многоядерных процессорных архитектур и вопросам их программной поддержки.

В едином материале просто невозможно отразить всё множество интересных событий, проходящих в столь сжатые сроки, ибо на очереди – новые форумы, новые открытия и анонсы. И ещё немного жаль, что на столь представительном форуме не присутствовали все лидеры индустрии, от этого мероприятия подобного класса только бы выиграли. Впрочем, проблемы в этом нет, ибо всегда можно сравнить результаты разработок, представленные на этой конференции с технологиями, уже анонсированными на других мероприятиях, было бы желание.

В заключение отмечу, что на этом события Fall Processor Forum 2005 не заканчиваются, ибо в середине ноября ожидается "вторая серия" - Microprocessor Forum Japan 2005, где среди докладчиков ожидаются представители Toshiba, NEC, Fujitsu, IBM и многих других компаний. До конца года произойдёт ещё очень много интересного…