Fall Processor Forum 2005: процессоры завтрашнего дня

P.A.Semi PWRficient PA6T-1682M: экономичный 2-ядерный процессор на базе архитектуры PowerPC

Ещё один способ использования архитектуры Power, применяемой нынче в серверах IBM и компьютерах Apple Mac, предложила в рамках прошедшего форума начинающая калифорнийская компания P.A. Semi. Первая разработка компании - чип PWRficient, обладает двумя ядрами, работает на тактовой частоте 2 ГГц и при этом в типичном режиме нагрузки потребляет всего 7 Вт, а в пике – не более 25 Вт. Запомните этот логотип, не исключено, что в последующие годы он будет достаточно часто мелькать в новостях.

Архитектура PWRficient

По словам Дэна Добберпула (Dan Dobberpuhl), CEO компании P.A. Semi, режимы энергосбережения, реализованные в архитектуре PWRficient, значительно более эффективны нежели в системах на базе чипов Intel Xeon или AMD Opteron. Так, 4000-процессорный кластер на базе серверов с PWRficient за три года "съест" электричества примерно на $360 тысяч, в то время как эквивалентные системы на чипах Xeon и Opteron "потратят" до $3 млн. и $3,5 млн. соответственно.

Экономия энергии - краеугольный камень PWRficient

Архитектура PWRficient выглядит многообещающе. Тем более, что в составе P.A. Semi собралась достаточно бывалая команда: Дэн Добберпул, работая в незапамятные времена в DEC (Digital Equipment Corp.), принимал непосредственное участие в разработке процессорных архитектур Alpha и StrongARM, Джим Келлер (Jim Keller) и Пит Бэннон (Pete Bannon), вице-президенты P.A. Semi, также принимали непосредственное участие в разработке архитектуры Alpha, а Келлер к тому же успел потрудиться в AMD над созданием архитектуры Opteron. Кстати, первоначально P.A. Semi именовалась как Palo Alto Semiconductor, но после переезда компании из Пало-Альто в Санта-Клару имя пришлось несколько подкорректировать.

PA6T-1682M

Дизайн PWRficient - не обычная переработка лицензированной у IBM архитектуры PowerPC, как это частенько бывает, например, с ядрами, лицензированными у MIPS. В отличие от множества конкурентов, разрабатывающих чипы для приложений преимущественно коммуникационного сектора и устройств аппаратной защиты, инженеры P.A. Semi разработали PWRficient для применения в широком списке устройств, включая телевизионные приставки, игровые консоли, принтеры, системы хранения данных, серверы, автомобильную электронику и т.п.

PA6T-1682M

Основой архитектуры чипов PWRficient является процессорное ядро PA6T, внутренняя шина Conexium и подсистема I/O под названием ENVOI. Суперскалярное Out-of-Order ядро PA6T с 19-стадийным конвейером способно выполнять до трех инструкций одновременно. CONEXIUM по сути своей представляет оригинальную системную шину, связывающую процессорное ядро, кэш L2, контроллеры памяти и I/O модуль ENVOI. Достаточно интересно в этой архитектуре реализован кэш. В отличие от большинства многоядерных процессоров, где ядра обладают раздельным кэшем или единым распределенным кэшем, архитектура P.A. Semi подразумевает передачу данных с использованием шины Conexium – этакого "внутрипроцессорного интернета".

Процессоры PWRficient являются решениями с высокой степенью интеграции, включая в себя как своеобразный северный мост с контроллером памяти, так и южный мост, позволяющий подключать разнообразную периферию. Так, представленный на конференции чип PWRficient 1682M обладает 2 Мб кэша L2, интегрированным контроллером памяти DDR2, блок ENVOI поддерживает 8 линий PCI Express, два порта 10Gbit Ethernet и множество других интерфейсов. Неплохо, однако в последствии проблемой столь мощно интегрированного дизайна может стать недостаточная поддержка всего комплекса востребованных периферийных стандартов.

Наряду с 2-ядерным процессором 1682M, в компании P.A. Semi также разрабатывают всевозможные вариации на базе своей архитектуры, от одноядерных до 8-ядерных чипов. Согласно стратегии P.A. Semi, чипы будут выпускаться в трех различных вариантах корпуса – для high-end (4–8 ядер), среднего (1–4 ядра) и low-end (1–2 ядра) рынков.

"Дорожная карта" P.A. Semi

Несмотря на то, что образцы первого чипа с архитектурой PWRficient - PA6T-1682M, появятся не раньше третьего квартала 2006 года, а массовые поставки начнутся не ранее чем через два года, в P.A. Semi уже сейчас планирует сразу же перескочить на использование 65 нм техпроцесса. При этом, в отличие от большинства конкурентов, размещающих заказы у азиатских производителей, P.A. Semi намерена сотрудничать с североамериканской компанией, пока неназванной.

Freescale e600: 2-ядерный PowerPC для встраиваемых систем

Ещё один чип на базе архитектуры IBM PowerPC, представленный в дни Fall Processor Forum 2005 компанией Freescale Semiconductor (бывшее подразделение Motorola, отделившееся в самостоятельное предприятие по выпуску полупроводников) - 2-ядерный MPC8641D из семейства Freescale e600.

Архитектура Freescale MPC8641D

В семейство процессоров Freescale e600 с архитектурой PowerPC уже входят два одноядерных чипа - MPC7448 и MPC8641. Новый чип MPC8641D сочетает в себе два ядра e600, два 1 Мб кэша L2, двойной векторный модуль AltiVec, а также интегрированную шину MPX. Наряду с этим чип MPC8641D обладает двумя интегрированными контроллерами памяти с поддержкой стандартов DDR и DDRII, а также рядом встроенных скоростных интерфейсов - RapidIO, PCI Express, Gigabit Ethernet и т. п.

Процессорные ядра MPC8641D работают на частотах от 1,0 ГГц до 1,7 ГГц, 64-битная интегрированная шина MPX - на частоте до 667 МГц. Имеется 32 Кб кэша инструкций L1 и 32 Кб кэша данных L1 (на ядро), 1 Мб кэша L2 на ядро с опциональной поддержкой ECC. Чипы производятся с соблюдением 90 нм техпроцесса с SOI и выпускаются в термостойком керамическом корпусе HiTCE. Заявленное энергопотребление 2-ядерной 1,7 ГГц версии чипа MPC8641D – не более 60 Вт, low-voltage версии с тактовой частотой 1,4 ГГц – порядка 22 Вт. Предполагается, что двуядерные чипы Freescale MPC8641D будут использоваться в системах хранения данных, сетевых, телекоммуникационных, военных и прочих приложениях.

Olympus и Jupiter – многоядерные чипы Sparc64 от Fujitsu

Теперь поговорим о грандиозных планах Fujitsu, завтрашних, послезавтрашних и совсем отдаленных.

Планы выпуска процессоров семейства Fujitsu Sparc64

Напомню, что после заключенного в 2004 году соглашения, Sun Microsystems отказалась от работ над UltraSparc V в пользу чипов Niagara и совместного серверного high-end проекта Advanced Processor Line (APL), где будут использоваться процессоры Sparc64 производства Fujitsu. В настоящее время компания Fujitsu использует свои чипы Sparc64 в UNIX серверах серии PRIMEPOWER. В августе одноядерный чип Sparc64 V был отмечен японским премьер-министром в качестве передовой японской разработки. Сейчас одноядерные процессоры Sparc64 V+ производятся с применением норм 90 нм техпроцесса, а тактовые частоты чипов уже достигли 2,16 ГГц.

Двуядерный Sparc64 VI Olympus

Согласно представленному на конференции плану развития семейства Sparc64, во второй половине 2006 года программа APL получит первые 2-ядерные чипы под кодовым названием Olympus, выполненные на базе процессорной архитектуры Fujitsu Sparc64 VI. В настоящее время стадия разработки чипа Olympus завершена, документация уже передана производственникам. Ради справедливости стоит отметить, что и здесь не обошлось без задержек, так как на Fall Processor Forum 2003 представители Fujitsu обещали выпустить Olympus во второй половине 2005 года.

Двуядерный чип Sparc64 VI Olympus будет производиться с соблюдением норм 90 нм техпроцесса, будет обладать общим распределенным кэшем L2 размером 6 Мб и тактовыми частотами порядка 2,4 ГГц, при этом площадь кристалла составит 423 мм², а энергопотребление – примерно 120 Вт.

4-ядерный Sparc64 VI+ Jupiter

К 2008 году компания Fujitsu пообещала представить 4-ядерный процессор Sparc64 VI+ с рабочим названием Jupiter, с тактовой частотой минимум 2,7 ГГц, отдельным кэшем L1 для каждого ядра и распределенным кэшем L2 для всех четырех ядер. Об этом чипе пока известно достаточно мало. Например, уже известно, что для коммуникаций между процессором Jupiter и чипсетом будет использоваться новая системная шина, но пока неизвестно, какого типа и с какой производительностью.

Как было объявлено в докладе на Fall Processor Forum, Fujitsu планирует производить процессоры Jupiter с соблюдением норм 65 нм техпроцесса с 10-слойной металлизацией и применением меди, при этом площадь ядра все равно окажется просто громадной – порядка 460 мм², поскольку чип будет состоять из 540 млн. транзисторов. Чип будет выпускаться в 412-контактном корпусе, ожидаемое пиковое энергопотребление Sparc64 VI+ Jupiter – порядка 120 Вт.

Плюсом процессорных архитектур Sparc64 VI и Sparc64 VI+ является использование схожих шин обмена данными, что позволяет надеяться на обратную совместимость новых чипов с ранее выпущенными системами. Представители Fujitsu напрямую не подтвердили гарантию такой совместимости, но отметили, что по крайней мере, имеют подобные планы.

Vertical Multithreading

Изюминка многоядерных чипов Sparc64 – поддержка технологии многопоточной обработки данных, получившая в Fujitsu название VMT, или Vertical Multithreading. Двуядерные чипы архитектур Sparc64 VI и Sparc64 VI+ смогут одновременно исполнять до двух последовательностей инструкций (тредов) для каждого ядра, переключаясь на обработку второго треда в случае отсутствия данных на обработку первого в кэше (cache miss).

Vertical Multithreading

По данным представителей Fujitsu, применение технологии VMT дает как минимум 20% прирост производительности. В перспективе все процессоры семейства Sparc64 будут многоядерными и будут поддерживать многопоточную обработку данных. По крайней мере, чипы серии Sparc64 VI Olympus будут обрабатывать до четырех тредов, чипы серии Sparc64 VI+ Jupiter - до восьми тредов.

Стр.3 - ARM, StarCore, ARC, etc...

	Содержание:
	• Стр.1 - Всё о новых IBM PowerPC • Стр.2 - P.A.Semi, Freescale, Fujitsu • Стр.3 - ARM, StarCore, ARC, etc...