В апреле 2025 года на технологическом симпозиуме в Северной Америке компания TSMC объявила, что начала серийное производство чипов по техпроцессу N3P ещё в IV квартале 2024 года. Эта 3-нм платформа третьего поколения сохраняет полную совместимость с дизайнами чипов для прежней версии 3-нм техпроцесса и ориентирована на задачи, где критичны высокая производительность и экономичное энергопотребление — от пользовательских устройств до центров обработки данных.

Компьютер месяца, спецвыпуск: выбираем мини-ПК для работы и развлечений в эпоху дефицита чипов памяти

Сравнительный тест камер флагманских смартфонов (2026): итоги

Лучший процессор под DDR4 в 2026 году: AM4 против LGA 1700

Обзор HONOR Pad X9b Max: универсальный большой планшет с антибликовым экраном

Мастерская локальных ИИ: салат картофельный с Qwen3.8

Выбираем лучшие игровые ноутбуки на российском рынке (вторая половина 2026 года)

Источник изображения: TSMC

Технология N3P представляет собой оптическое сжатие предыдущего техпроцесса N3E. Сохраняя прежние правила проектирования и совместимость с блоками чипов, она обеспечивает прирост производительности до 5 % при неизменном уровне утечки токов либо снижение энергопотребления на 5–10 % при тех же частотах. Кроме того, в схемах со стандартной пропорцией логических, SRAM и аналоговых элементов (50 %, 30 % и 20 % соответственно), N3P даёт прирост плотности транзисторов на 4 %.

Повышение плотности интеграции в N3P достигнуто за счёт улучшения оптических параметров литографического процесса, а не изменений в проектных нормах, что способствует более эффективному масштабированию всех функциональных структур микросхемы. Это преимущество особенно проявляется в проектах с преобладанием памяти SRAM, где критична высокая плотность интеграции. В настоящее время техпроцесс применяется для выполнения производственных заказов ключевых клиентов компании.

TSMC уточняет, что развитие 3-нм линейки техпроцессов не ограничивается узлом N3P. Следующим этапом станет 3-нм техпроцесс N3X, массовое производство которого запланировано на II полугодие 2025 года. Эта версия ориентирована на достижение максимальных тактовых частот и, согласно внутренним оценкам компании, обеспечивает увеличение максимальной производительности на 5 % при фиксированном энергопотреблении либо позволяет снизить энергопотребление на 7 % при неизменной частоте по сравнению с N3P.

* Плотность чипа, опубликованная TSMC, отражает «смешанную» структуру чипа, состоящую из 50 % логических элементов, 30 % памяти SRAM и 20 % аналоговых блоков. ** При одинаковой площади. *** При одинаковой тактовой частоте. Источник изображения: Tom's Hardware

Ключевое отличие техпроцесса N3X — поддержка напряжения питания до 1,2 вольт, что является аномально высоким значением для 3-нм технологического узла. Это позволяет микросхемам достигать максимальной тактовой частоты (Fmax), что особенно важно для процессоров клиентского сегмента. Однако такая возможность сопряжена с серьёзными технологическими ограничениями: мощность, обусловленная токами утечки, может возрасти до 250 %. Поэтому при проектировании микросхем на базе N3X требуется инженерный компромисс между производительностью и тепловыми параметрами устройства.

Старший вице-президент по развитию бизнеса и глобальным продажам, а также заместитель операционного директора TSMC Кевин Чжан (Kevin Zhang) отметил, что компания продолжает оптимизировать свои техпроцессы даже после их перехода к массовому производству. По его словам, переход на новый технологический узел требует от клиентов значительных инвестиций, включая разработку чипов в рамках экосистемы. Поэтому стратегия TSMC направлена на непрерывную оптимизацию уже внедрённых техпроцессов, чтобы клиенты могли дольше сохранять эффективность ранее сделанных вложений.

TSMC традиционно выпускает несколько итераций одного технологического узла в рамках единого комплекта разработки — Process Development Kit (PDK). Примером служат серии техпроцессов N5 и N4, включающие, соответственно, N5P и версии N4P и N4C. Такой подход позволяет компании максимально эффективно использовать дорогостоящее технологическое оборудование, а клиентам — снижать затраты за счёт повторного использования IP-блоков. Узлы N3P и N3X органично продолжают эту стратегию в рамках 3-нм семейства техпроцессов.

Несмотря на активное внимание к перспективным 2-нм техпроцессам, основанным на транзисторах с полным затвором (GAA), основная масса процессоров для клиентских устройств, которые выйдут на рынок в ближайшие кварталы, будет производиться с использованием техпроцессов семейства N3. К числу таких решений относятся смартфоны, планшеты и компьютеры новых поколений, запуск которых ожидается в 2025 году и позднее.

Индийский рынок полупроводников готов к быстрому росту — по прогнозам, его ёмкость достигнет $63 млрд к 2026 году. Индия готовится совершить резкий скачок на мировой технологической арене, а первые чипы индийского производства дебютируют уже в этом году. Хотя они будут выпускаться по далеко не самому современному 28-нм техпроцессу, это будет значительный шаг вперёд, ведь такие чипы широко используются в автомобилестроении, бытовой электронике и интернете вещей.

Сравнительный тест камер флагманских смартфонов (2026): итоги

Выбираем лучшие игровые ноутбуки на российском рынке (вторая половина 2026 года)

Мастерская локальных ИИ: салат картофельный с Qwen3.8

Обзор HONOR Pad X9b Max: универсальный большой планшет с антибликовым экраном

Компьютер месяца, спецвыпуск: выбираем мини-ПК для работы и развлечений в эпоху дефицита чипов памяти

Лучший процессор под DDR4 в 2026 году: AM4 против LGA 1700

Источник изображения: Micron

Первые чипы с маркировкой «Сделано в Индии» изначально планировалось выпустить в декабре 2024 года, но затем срок начала производства был передвинут на август–сентябрь 2025 года. На полную мощность завод по производству полупроводников выйдет в 2026 году при поддержке тайваньской компании Powerchip и индийской промышленной группы Tata.

Первые индийские чипы будет выпускаться по 28-нанометровому техпроцессу. Конечно, этот техпроцесс крайне далёк от передовых 2-нм техпроцессов ведущих мировых производителей чипов. Тем не менее, 28-нм чипы широко используются и весьма востребованы в различных отраслях, включая автомобилестроение, бытовую и промышленную электронику и не только.

«Наш первый чип будет выпущен в этом году, и теперь мы смотрим на следующий этап, когда мы сможем получить производителей оборудования, производителей материалов и проектировщиков в Индии. Что касается материалов, то от чистоты в частях на миллион нам нужно перейти к уровням чистоты в частях на миллиард. Это требует огромных преобразующих изменений в процессе, и отрасль работает над достижением этого», — заявил на Всемирном экономическом форуме в Давосе министр железных дорог, связи, электроники и информационных технологий Ашвини Вайшнау (Ashwini Vaishnaw).

Индия активно работает над развитием своей полупроводниковой промышленности, что обусловлено растущим мировым спросом на чипы и стремлением правительства позиционировать страну как надёжную альтернативу китайским и тайваньским производителям. В частности, в составе Digital India Corporation запущено независимое бизнес-подразделение India Semiconductor Mission. Обладая административной и финансовой автономией, компания будет реализовывать долгосрочные стратегии производства полупроводников и дисплеев, а также содействовать созданию экосистемы проектирования чипов.

Индия планирует привлечь значительные иностранные инвестиции. NXP Semiconductors собирается инвестировать в НИОКР полупроводников более $1 млрд. Analog Devices совместно с Tata Group изучает возможности производства чипов. Micron Technology строит в Индии сборочный и испытательный завод стоимостью $2,75 млрд.

На днях на конференции IEDM 2024 в Сан-Франциско компания TSMC впервые официально рассказала о преимуществах перехода на 2-нм транзисторы с круговым затвором Gate-All-Around и нанолистовыми каналами. К выпуску чипов по технологии N2 тайваньский чипмейкер приступит в наступающем году. По сути, нанолисты — это финальная архитектура транзисторов в привычном понимании и она останется актуальной надолго.

Обзор HONOR Pad X9b Max: универсальный большой планшет с антибликовым экраном

Сравнительный тест камер флагманских смартфонов (2026): итоги

Компьютер месяца, спецвыпуск: выбираем мини-ПК для работы и развлечений в эпоху дефицита чипов памяти

Мастерская локальных ИИ: салат картофельный с Qwen3.8

Лучший процессор под DDR4 в 2026 году: AM4 против LGA 1700

Выбираем лучшие игровые ноутбуки на российском рынке (вторая половина 2026 года)

Не видите внизу 2-нм транзисторы? А они есть! Источник изображения: TSMC

В 2025 году производить чипы на основе 2-нм техпроцесса с наностраничными каналами и круговым затвором начнут также Samsung и Intel. Подобные структуры первой начала выпускать компания Samsung в рамках 3-нм техпроцесса в 2022 году. Для TSMC это станет первым опытом и плодом «более чем четырёхлетнего труда», как признался глава отдела разработчиков компании.

Современные транзисторы FinFET представляют собой набор вертикально расположенных транзисторных каналов — рёбер или плавников. Характеристики такого транзистора зависят от количества рёбер у каждого — одного, двух или трёх. Чем больше каналов, тем больше площадь, занимаемая транзистором. Это особенно остро сказывается в случае массивов памяти SRAM. Каждая ячейка такой памяти состоит из шести транзисторов и поэтому плохо поддаётся масштабированию. Между тем, без SRAM не обходятся ни простенькие контроллеры, ни мощные процессоры и ускорители.

Перевод транзисторных каналов в горизонтальную плоскость в виде тонких наностраниц сразу улучшает плотность, так как каналы располагаются друг над другом, и неважно, сколько их. От этого занимаемое транзистором место не увеличивается. В частности, переход TSMC от выпуска 3-нм FinFET транзисторов к 2-нм наностраничным увеличивает плотность размещения транзисторов на 15 %, независимо от того, используются ли производительные схемы или энергоэффективные. Выигрыш произойдёт в обоих случаях.

Между производительностью и энергоэффективностью придётся выбирать. Если делать ставку на скорость вычислений, прирост от перехода на 2-нм наностраничные транзисторы составит 15 %, а если выбрать низкое потребление, то выигрыш достигнет впечатляющих 30 %. Но это не вся польза от наностраничных каналов. Для FinFET транзисторов нельзя создать транзисторы с 1,5 рёбрами — это как полтора землекопа из известной сказки. Зато в случае наностраничных каналов можно менять их ширину, не говоря о количестве, и проектировать схемы с разнообразными и точно требуемыми параметрами.

В компании TSMC технологию изменения ширины наностраниц назвали Nanoflex. Это позволит выпускать на одном кристалле логику с узкими наностраницами, что ограничит их потребление, и вычислительное ядро с транзисторами с широкими наностраницами для пропускания больших токов, что обеспечит производительность, несмотря ни на что.

Но особенно заметно от перехода на наностраничные транзисторные каналы выиграет SRAM. При переходе с 4-нм на 3-нм техпроцесс плотность ячеек памяти SRAM выросла всего на 6 %. В случае технологии Nanoflex при переходе от 3-нм на 2-нм техпроцесс плотность ячеек SRAM вырастет на 11 %. Это даст повсеместный выигрыш, утверждают в TSMC.

Источник изображения: Intel

Интересно добавить, что на этой же конференции прозвучал доклад компании Intel, которая очертила границы будущего для классических транзисторов и, конкретно, в наностраничном исполнении.

«Архитектура наностраниц на самом деле является последним рубежом транзисторной архитектуры, — сказал Ашиш Агравал (Ashish Agrawal), специалист по кремниевым технологиям в исследовательской группе Intel по компонентам схем. — Даже будущие комплементарные FET (CFET) устройства, которые, возможно, появятся в середине 2030-х годов, будут построены из нанолистов. Поэтому важно, чтобы исследователи понимали свои ограничения».

Чтобы изучить границы возможного, в Intel создали экспериментальную транзисторную структуру с каналом длиной 6 нм. Чем короче канал, тем выше вероятность утечек через него и тем менее управляемым становится транзистор. Эксперимент показал, что транзисторы с каналами длиной 6 нм и шириной наностраницы 2 нм полностью работоспособны. Это позволит наностраничной транзисторной архитектуре существовать ещё долго, отодвинув переход на двумерные материалы и транзисторы на принципиально иной архитектуре далеко в будущее.

Возвращаясь к 2-нм техпроцессу TSMC (а также Samsung и Intel), напомним, что цифра в его названии ничего не говорит о физических размерах транзисторов. В рамках 2-нм техпроцесса транзисторы и транзисторные каналы измеряются десятками нанометров. Поэтому до выставленных Intel границ в эксперименте индустрия будет идти не одну пятилетку.

Компании IBM и Rapidus для конференции IEDM 2024 подготовили доклад, в котором сообщили о продвижении к массовому производству 2-нм чипов. Партнёры разработали метод выпуска как высокопроизводительных, так и малопотребляющих модификаций 2-нм чипов. Оба техпроцесса полностью управляемы и до конца десятилетия будут реализованы на практике в Японии на заводе компании Rapidus.

Обзор HONOR Pad X9b Max: универсальный большой планшет с антибликовым экраном

Лучший процессор под DDR4 в 2026 году: AM4 против LGA 1700

Сравнительный тест камер флагманских смартфонов (2026): итоги

Мастерская локальных ИИ: салат картофельный с Qwen3.8

Выбираем лучшие игровые ноутбуки на российском рынке (вторая половина 2026 года)

Компьютер месяца, спецвыпуск: выбираем мини-ПК для работы и развлечений в эпоху дефицита чипов памяти

Источник изображения: IBM

Компания IBM начала разрабатывать транзисторы с круговым затвором (GAA, Gate-All-Around) на основе стопки транзисторных каналов из наностраниц более 10 лет назад совместно с компанией Samsung. Затем их пути разошлись. Компания Samsung начала самостоятельно развивать идею GAA-транзисторов, а компания IBM два года назад взяла в партнёры японскую компанию Rapidus, которую создали в качестве японского ответа TSMC. Партнёры стремятся к тому, что с 2027 года Rapidus станет центром мирового контрактного производства полупроводников. Такое вполне возможно, если с TSMC вдруг случится что-то непоправимое, а в Тихоокеанском регионе в ближайшие пять лет может произойти много изменений.

При переходе на выпуск 2-нм транзисторов все производители, включая IBM и Rapidus, отказались от «плавниковых» транзисторов FinFET. Каналы транзисторов вернули из вертикального положения в горизонтальное и представили их в виде нескольких уровней нанопроводов или наностраниц, расположенных друг над другом в рамках одного транзистора. Каналы получились в виде наноструктур, полностью окружённых затворами. Это позволило сохранить рабочие токи, хотя сами транзисторы стали ещё мельче.

Перед компаниями стояла задача массового производства маленьких транзисторов, так, чтобы отдельные компоненты не загрязнялись материалами, предназначенными для других. Компании IBM и Rapidus во многом справились с этой проблемой, а также показали возможность выпускать GAA-транзисторы с несколькими пороговыми напряжениями в каналах: с высокими для малопотребляющей электроники и с низкими для высокопроизводительной.

На конференции IEDM 2024 IBM и Rapidus представили технологию выборочного уменьшения слоя (selective layer reductions) — пространства между полупроводниковыми каналами n-типа и p-типа. В зависимости от толщины этого пространства пороговое напряжение будет изменяться от большего к меньшему. Толщина задаётся на этапе производства транзисторов и определяет, каким будет чип — производительным или энергоэффективным. Партнёры представили два варианта техпроцесса: SLR1 и SLR2. Техпроцесс SLR1 обеспечивает высокое значение порогового напряжения, а SLR2 — низкое.

Также компании IBM и Rapidus смогли значительно снизить загрязнение изолирующей подложки под транзисторами ионами в процессе плазменной обработки чипов в процессе производства — травления.

Кадзуюки Томида (Kazuyuki Tomida), генеральный менеджер Rapidus US, также отметил: «Технология Multi-Vt [мультипороговых напряжений] является важнейшим компонентом нашей архитектуры наностраниц. Совместная публикация этого исследовательского документа с IBM Research на конференции IEDM представляет собой важную веху для Rapidus. Это достижение укрепляет нашу уверенность в реализации нашей цели — производстве на Хоккайдо на нашем передовом полупроводниковом заводе IIM».

В следующем году предприятие «НМ-Тех» из Зеленограда начнёт запускать проекты, посвящённые производству чипов для SIM-карт, токенов электронных подписей, загранпаспортов, банковских и транспортных карт. До 2030 года компания рассчитывает на совокупную прибыль от реализации этой продукции выше 3 трлн рублей — опрошенные «Коммерсантом» эксперты считают эту цель достижимой.

Мастерская локальных ИИ: салат картофельный с Qwen3.8

Компьютер месяца, спецвыпуск: выбираем мини-ПК для работы и развлечений в эпоху дефицита чипов памяти

Лучший процессор под DDR4 в 2026 году: AM4 против LGA 1700

Сравнительный тест камер флагманских смартфонов (2026): итоги

Выбираем лучшие игровые ноутбуки на российском рынке (вторая половина 2026 года)

Обзор HONOR Pad X9b Max: универсальный большой планшет с антибликовым экраном

Источник изображения: JERO SenneGs / unsplash.com

На сайте подмосковного завода «НМ-Тех» появилось описание четырёх новых проектов. Это производство микросхем для UHF-меток, которые используются в транспортных и других картах — научно-исследовательские и опытно-конструкторские работы (НИОКР) по нему стартуют в 2025 году, реализация стартует в 2027 году; ожидаемые продажи — 4,8 млрд руб. Защищённые микросхемы для SIM-карт и M2M-чипов для устройств интернета вещей: НИОКР в 2026 году, реализация в 2028 году, продажи — 7,3 млрд руб. Проект по производству U-чип-микросхем, которые используются в загранпаспортах: НИОКР в 2027 году, реализация в 2029 году, продажи — 3,9 млрд руб. Серийное производство чипов для USB-токенов с поддержкой электронной подписи: НИОКР в 2028 году, реализация в 2030 году, объём реализации — почти 3 трлн руб.

ООО «НМ-Тех» было зарегистрировано в мае 2019 года; доступ к сведениям о его владельцах и руководителях в ЕГРЮЛ закрыт. В 2022 году организация заключила соглашение с ГК «Элемент» на отладку производства чипов для паспортов и банковских карт на предприятии «Ангстрем-Т» (принадлежит «НМ-Тех»). По итогам 2023 года компания получила 231 млн руб. дохода при чистом убытке 3,3 млрд руб. В начале августа компания зарегистрировала два патента на топологию микросхем для SIM-карт и UHF-меток; уставный капитал летом был увеличен вдвое до 238 млрд руб. Завод «Ангстрем-Т» выпускал всю эту продукцию до 2022 года, но из-за санкций производство пришлось приостановить. Оно возобновится в связи с требованием локализации выпуска банковских и SIM-карт, пропусков и других компонентов с 2026 года.

Ежегодный оборот SIM-карт в России оценивается в 100–150 млн штук — их стоимость с начала 2022 года растёт. Сейчас они закупаются преимущественно в Китае, но небольшие партии заказываются и у российских поставщиков, рассказали опрошенные «Коммерсантом» эксперты. Запуск их отечественного производства будет способствовать росту конкуренции на рынке и снижению зависимости от импорта, хотя нельзя пренебрегать такими аспектами как технические требования и финансовые условия поставок. Финансовые ожидания «НМ-Тех» от реализации проектов реалистичны, потому что в России есть спрос на эту продукцию. До начала украинских событий чипы для этой продукции закупались преимущественно у нидерландской NXP Semiconductors, а сейчас Россия сможет их экспортировать — потенциальными покупателями являются государства, находящиеся «под санкционным давлением» и страны Глобального Юга. Поначалу российская продукция будет дороже китайской, но по мере наращивания производства цены будут выравниваться.