Организация JEDEC, отвечающая за определение спецификаций стандартных типов памяти, опубликовала документ JESD330-4, описывающий окончательную спецификацию стандарта памяти SPHBM4 (Standard Package High Bandwidth Memory). Новый стандарт памяти предназначен для обеспечения такой же суммарной пропускной способности, как у памяти HBM4, большей ёмкости и более низких затрат на интеграцию за счёт совместимости с традиционными текстолитовыми (органическими) подложками.

Обзор Ryzen 9 9950X3D2: правильный 16-ядерник с 3D-кешем

Умные помощники: обзор ИИ-сервисов для обработки изображений. Часть 2, актуализированная

Обзор Infinix GT 50 Pro: геймерский смартфон со встроенной СЖО

Репортаж с IEM Cologne Major 2026: Жаб Жабыч, триумф NiKo и главные сенсации мейджора по CS2

Выбираем лучший игровой ноутбук до 100 000 рублей: сравнительное тестирование 7 интересных моделей

Источник изображения: VideoCardz

О работе над окончательной спецификацией стандарта SPHBM4 JEDEC сообщала в декабре 2025 года. В окончательном варианте спецификации стандарта SPHBM4 сохранены те же кристаллы памяти HBM4 DRAM и базовые слои памяти, но представлен другой интерфейс базового кристалла. Если обычный интерфейс HBM4 использует 2048 сигналов данных, то SPHBM4 сокращает это число до 512 сигналов, компенсируя более узкое соединение более высокими частотами интерфейса и последовательностью передачи 4:1.

«Память JESD330-4 SPHBM спроектирована таким образом, чтобы работать с той же совокупной пропускной способностью, что и HBM4, используя меньшее количество контактов, при этом оперировать на более высокой частоте. Если интерфейс HBM4 содержит 2048 сигналов данных, то SPHBM4 будет определять 512 сигналов данных с последовательностью 4:1 для достижения той же полосы пропускания. Это изменение позволяет уменьшить высоту неровностей, необходимую для подключения к органическим подложкам», — заявили в JEDEC.

В JEDEC пояснили, что последовательность 4:1 означает, что каждое соединение для передачи данных у памяти SPHBM4 со временем передаёт в четыре раза больше данных. Это позволяет интерфейсу поддерживать общую пропускную способность на уровне HBM4, используя при этом большее расстояние между центрами двух соседних соединительных микроконтактов при объединении с органическими подложками.

Объём памяти, доступный для каждого стека, остаётся неизменным, поскольку в SPHBM4 используются стандартные слои памяти HBM4. Маршрутизация на органической подложке также поддерживает более длинные соединения между процессором и памятью, что может позволить разработчикам ускорителей размещать больше стеков памяти вокруг SoC.

Память SPHBM4 не предназначена для замены стандартной HBM4. Она лишь меняет способ взаимодействия стеков высокопроизводительной памяти с процессором, а также способ их интеграции в единую упаковку. JEDEC ничего не сообщила о продуктах, в которых будет использоваться память SPHBM4, или о сроках внедрения стандарта JESD330-4.

JEDEC анонсировала план развития стандарта памяти LPDDR6, в который входит повышение плотности до 512 Гбайт на модуль, и раскрыла детали сразу двух стандартов в разработке — модульного SOCAMM2 и технологии вычислений в памяти PIM. Новый стандарт расширяет применение LPDDR6 за пределы мобильных платформ и нацелен на ЦОД и вычисления для задач ИИ.

Репортаж с IEM Cologne Major 2026: Жаб Жабыч, триумф NiKo и главные сенсации мейджора по CS2

Обзор Infinix GT 50 Pro: геймерский смартфон со встроенной СЖО

Обзор Ryzen 9 9950X3D2: правильный 16-ядерник с 3D-кешем

Умные помощники: обзор ИИ-сервисов для обработки изображений. Часть 2, актуализированная

Выбираем лучший игровой ноутбук до 100 000 рублей: сравнительное тестирование 7 интересных моделей

Источник изображения: jedec.org

Организация строит следующую версию стандарта JESD209‑6 на базе спецификации, опубликованной в июле 2025 года. Ключевое архитектурное изменение — переход к небинарной ширине интерфейса на кристалл: вместо прежнего x16 стандарт вводит режимы x24, x12 и x6. Более узкий субканальный режим x6 позволяет разместить больше кристаллов в одном корпусе и тем самым нарастить ёмкость памяти на компонент и на канал — что критично для масштабирования под нагрузки ИИ.

Параллельно стандарт получит механизм гибкого резервирования метаданных с минимальным влиянием на пиковую пропускную способность. Клиенты из сектора ЦОД смогут самостоятельно регулировать баланс между пользовательской ёмкостью и объёмом метаданных в зависимости от требований к надёжности конкретной системы. Ожидаемый потолок плотности LPDDR6 превысит нынешний максимум LPDDR5/5X и достигнет 512 Гбайт на модуль. JEDEC называет это достижение ответом на растущие запросы к объёму памяти при обучении и инференсе ИИ-моделей.

Подкомитет JC‑42.6 ведёт разработку двух сопутствующих стандартов. Первый — модульный стандарт LPDDR6 SOCAMM2, который сохранит компактный и заменяемый формфактор и обеспечит чёткий путь обновления с нынешних модулей LPDDR5X SOCAMM2. Второй — стандарт вычислений в памяти LPDDR6 PIM (Processing-in-Memory): его разработка близится к завершению. Стандарт ориентирован на инференс на периферии и в ЦОД, где требования к производительности и энергоэффективности быстро растут. Технология встраивает вычислительные блоки непосредственно в память LPDDR6, сокращает перемещение данных между памятью и вычислительными блоками и за счёт этого повышает производительность инференса при меньшем энергопотреблении — не жертвуя энергоэффективностью платформы LPDDR.

Организация JEDEC, отвечающая за определение спецификаций стандартных типов памяти, опубликовала спецификации флеш-памяти UFS 5.0. Новый стандарт обеспечивает пропускную способность до 10,8 Гбайт/с при последовательном чтении и записи. Это почти в два раза больше, чем обычно указываемые для устройств класса UFS 4.0 показатели в 5,8 Гбайт/с, а также превышает заявленный предел однонаправленной пропускной способности в 8,0 Гбайт/с для интерфейса PCIe 4.0 x4.

Умные помощники: обзор ИИ-сервисов для обработки изображений. Часть 2, актуализированная

Выбираем лучший игровой ноутбук до 100 000 рублей: сравнительное тестирование 7 интересных моделей

Репортаж с IEM Cologne Major 2026: Жаб Жабыч, триумф NiKo и главные сенсации мейджора по CS2

Обзор Infinix GT 50 Pro: геймерский смартфон со встроенной СЖО

Обзор Ryzen 9 9950X3D2: правильный 16-ядерник с 3D-кешем

Источник изображений: VideoCardz

Увеличение скорости связано с обновлением физического интерфейса. Ранее в своём заявлении компания Kioxia отмечала использование в новой памяти интерфейса MIPI M-PHY v6.0 с режимом HS-GEAR6 (до 46,6 Гбит/с на линию). Благодаря этому двухполосная конфигурация достигает эффективной производительности около 10,8 Гбайт/с. Особенности UFS 5.0 также включают улучшенную целостность сигнала, повышенную стабильность питания и новые функции защиты данных.

Даже с учётом заявленной пропускной способности сравнение с NVMe требует контекста. Максимальная скорость передачи данных по интерфейсу PCIe 4.0 x4 составляет 8 Гбайт/с в одном направлении, однако реальная производительность SSD зависит от контроллера, глубины очереди, температурного режима, прошивки и характера рабочей нагрузки. В свою очередь компоненты UFS по-прежнему оптимизированы для встраиваемых систем с учётом ограничений по энергопотреблению и занимаемому пространству. Накопители PCIe 5.0 по-прежнему лидируют по пиковой пропускной способности, достигая 16 Гбайт/с в одном направлении по каналу PCIe 5.0 x4.

Для появления потребительских устройств на базе UFS 5.0 потребуется время. Что касается поставок, Kioxia заявила, что уже предоставляет клиентам тестовые чипы UFS 5.0 объёмом 512 Гбайт и 1 Тбайт в корпусе размером 7,5 × 13 мм, предназначенные для мобильных устройств следующего поколения.

Организация JEDEC, отвечающая за определение спецификаций стандартных типов памяти, завершает разработку SPHBM4 (Standard Package High Bandwidth Memory) — нового стандарта памяти, предназначенного для обеспечения полной пропускной способности уровня HBM4 с «узким» 512-битным интерфейсом, большей ёмкостью и более низкими затратами на интеграцию за счёт совместимости с традиционными текстолитовыми подложками. Если эта технология получит широкое распространение, она заполнит многие пробелы на рынках, которые могла бы обслуживать HBM.

Обзор Ryzen 9 9950X3D2: правильный 16-ядерник с 3D-кешем

Обзор Infinix GT 50 Pro: геймерский смартфон со встроенной СЖО

Репортаж с IEM Cologne Major 2026: Жаб Жабыч, триумф NiKo и главные сенсации мейджора по CS2

Выбираем лучший игровой ноутбук до 100 000 рублей: сравнительное тестирование 7 интересных моделей

Умные помощники: обзор ИИ-сервисов для обработки изображений. Часть 2, актуализированная

Источник изображения: Micron

Хотя чипы HBM с 1024-битным или 2048-битным интерфейсом обеспечивают непревзойдённую производительность и энергоэффективность, для интеграции они требуют много ценного кремниевого пространства внутри высокопроизводительных процессоров, что ограничивает количество стеков HBM на чипе и, следовательно, ёмкость памяти, поддерживаемую ИИ-ускорителями, влияя как на производительность отдельных ускорителей, так и на возможности больших кластеров, использующих их.

В стандартном корпусе SPHBM4 эта проблема решается за счёт уменьшения ширины интерфейса с 2048 бит до 512 бит с сериализацией 4:1 для сохранения той же пропускной способности. JEDEC не уточняет, означает ли «сериализация 4:1» учетверение скорости передачи данных с 8 ГТ/с в HBM4 или введение новой схемы кодирования с более высокими тактовыми частотами. Тем не менее, цель очевидна: сохранить суммарную пропускную способность HBM4, но в условиях 512-битного интерфейса.

Внутри корпусов SPHBM4 будет использоваться стандартный базовый кристалл HBM4, что упростит разработку контроллера (по крайней мере, на логическом уровне) и гарантирует, что ёмкость на стек останется на уровне HBM4 и HBM4E (64 Гбайт на стек HBM4E), интерфейс которого будет конвертирован в более узкую шину. На бумаге это означает возможность четырёхкратного увеличения ёмкости памяти SPHBM4 по сравнению с HBM4, но на практике разработчики чипов для ИИ, вероятно, будут балансировать между ёмкостью памяти с более высокими вычислительными возможностями и универсальностью, поскольку площадь кремниевых кристаллов становится дороже с каждой новым процессом технологической обработки.

Почему не использовать память SPHBM4 в составе игровых видеокарт, обеспечив тем самым для последних более высокую пропускную способность при умеренном увеличении стоимости по сравнению с GDDR7 или потенциальной GDDR7X с кодированием PAM4?

Разработанная для обеспечения пропускной способности уровня HBM4, память SPHBM4 принципиально спроектирована таким образом, чтобы отдавать приоритет производительности и ёмкости перед другими соображениями, такими как энергопотребление и стоимость. Хотя SPHBM4 дешевле, чем HBM4 или HBM4E, она всё ещё требует многослойной компоновки кристаллов, которые физически больше и, следовательно, дороже, чем стандартные микросхемы DRAM, базового кристалла интерфейса, обработки TSV, проверенных технологических процессов изготовления кристаллов и усовершенствованной сборки в корпусе. Эти этапы доминируют в стоимости и плохо масштабируются с увеличением объёма производства по сравнению со стандартной GDDR7, которая выигрывает от огромных объёмов потребительского и игрового рынка, простых корпусов и отработанной сборки печатных плат. Замена множества чипов GDDR7 на один усовершенствованный SPHBM4 может не снизить затраты, а, наоборот, увеличить их.

Хотя 512-битная шина памяти остаётся сложным интерфейсом, JEDEC утверждает, что SPHBM4 обеспечивает 2.5D интеграцию на обычных текстолитовых подложках и не требует дорогостоящих межсоединений, что значительно снижает затраты на интеграцию и потенциально расширяет гибкость проектирования. Между тем, благодаря стандартному 512-битному интерфейсу, SPHBM4 может предложить более низкую стоимость (благодаря объёму производства, обеспечиваемому стандартизацией) по сравнению с решениями C-HBM4E, которые используют интерфейсы UCIe или собственные разработки.

По сравнению с решениями на основе кремния, трассировка на тектолитовой подложке позволяет использовать более длинные электрические каналы между SoC и стеками памяти, что потенциально снижает ограничения по компоновке в больших корпусах и позволяет разместить большую ёмкость памяти вблизи корпуса, чем это возможно в настоящее время.

Комитет JEDEC заявил о скором завершении работы над проектом JESD328 — нового стандарта SOCAMM2 для систем искусственного интеллекта и центров обработки данных. Этот стандарт позволит создавать компактные и удобные в обслуживании модули памяти LPDDR5/5X с высокой пропускной способностью, низким потреблением энергии и поддержкой масштабируемости для ИИ-серверов.

Умные помощники: обзор ИИ-сервисов для обработки изображений. Часть 2, актуализированная

Выбираем лучший игровой ноутбук до 100 000 рублей: сравнительное тестирование 7 интересных моделей

Обзор Ryzen 9 9950X3D2: правильный 16-ядерник с 3D-кешем

Репортаж с IEM Cologne Major 2026: Жаб Жабыч, триумф NiKo и главные сенсации мейджора по CS2

Обзор Infinix GT 50 Pro: геймерский смартфон со встроенной СЖО

Источник изображения: JEDEC

Память SOCAMM2 предназначена для плотных и высокоэффективных конфигураций, работающих с рабочими нагрузками ИИ в ЦОД. Она поддерживает скорость передачи данных до 9,6 Гбит/с на контакт — этого хватит для нужд как обучения, так и запуска ИИ; по сравнению с традиционной серверной памятью здесь ниже требования к энергопотреблению и охлаждению.

В конструкции модуля реализована технология Serial Presence Detect (SPD), которая обеспечивает идентификацию модуля системой и сбор телеметрии — эти функции востребованы у корпоративных клиентов. Модули компактны — они подходят для небольших корпусов и плат с высокой плотностью компоновки, что поможет нарастить объёмы памяти в будущих системах с ИИ.

Некоторые производители, в том числе Nvidia, уже начали переводить свои серверные платформы на архитектуру класса SOCAMM2, используя собственные наработки в этой области. Это оборудование должно быть совместимым или даже идентичным. В случае Nvidia данное решение позволит увеличить скорость с максимальных для текущих модулей LPDDR5X 8533 МТ/с до 9600 МТ/с. JEDEC пообещал опубликовать спецификацию JESD328 в ближайшее время.

Организация JEDEC Solid State Technology Association объявила, что в скором времени завершит разработку новой версии стандарта универсальной флеш-памяти UFS 5.0. Он предназначен для мобильных устройств и других систем, где требуется высокая производительность при низком энергопотреблении. Скорость последовательного чтения и записи данных достигнет 10,8 Гбайт/с при сохранении обратной совместимости с оборудованием UFS 4.x.

Обзор Infinix GT 50 Pro: геймерский смартфон со встроенной СЖО

Репортаж с IEM Cologne Major 2026: Жаб Жабыч, триумф NiKo и главные сенсации мейджора по CS2

Выбираем лучший игровой ноутбук до 100 000 рублей: сравнительное тестирование 7 интересных моделей

Умные помощники: обзор ИИ-сервисов для обработки изображений. Часть 2, актуализированная

Обзор Ryzen 9 9950X3D2: правильный 16-ядерник с 3D-кешем

Источник изображения: Andriy Vitaly / unsplash.com

Чтобы обеспечить высокие скорость и энергоэффективность, в новом стандарте используются передовые решения MIPI Alliance: перспективная технология MIPI M-PHY 6.0 с управляющим протоколом UniPro 3.0 и режимом High-Speed Gear 6 (HS-G6), в котором скорость передачи данных удвоилась по сравнению с актуальным HS-G5. В результате пропускная способность интерфейса UFS достигает 46,6 Гбит/с на линию, что обеспечивает эффективную скорость чтения и записи до 10,8 Гбайт/с при использовании двух линий M-PHY.

Последняя актуальная спецификация JESD220G UFS 4.1 датирована декабрём 2024 года — она стала обновлением версии 4.0 от 2022 года. Быстрый и энергоэффективный стандарт передачи данных используется в мобильных и носимых устройствах, игровых консолях и автомобильных системах. В JEDEC отметили следующие преимущества нового UFS 5.0:

• последовательная передача данных на скорости до 10,8 Гбайт/с, что особенно важно для алгоритмов искусственного интеллекта;
• встроенная функция выравнивания каналов связи для защиты от потерь и помех;
• раздельные линии питания для подсистемы памяти и управления сигналом (M-PHY);
• встроенная функция хеширования для защиты данных.

Комитет JEDEC опубликовал стандарт LPDDR6 в начале этого месяца, а крупнейшие производители микросхем памяти уже завершили разработку прототипов DDR6. Поэтому дальнейшая планомерная работа должна привести к тому, что системы с поддержкой этих типов памяти начнут появляться в следующем году, но о массовых поставках DDR6 можно будет говорить не ранее 2027 года.

Репортаж с IEM Cologne Major 2026: Жаб Жабыч, триумф NiKo и главные сенсации мейджора по CS2

Умные помощники: обзор ИИ-сервисов для обработки изображений. Часть 2, актуализированная

Обзор Infinix GT 50 Pro: геймерский смартфон со встроенной СЖО

Выбираем лучший игровой ноутбук до 100 000 рублей: сравнительное тестирование 7 интересных моделей

Обзор Ryzen 9 9950X3D2: правильный 16-ядерник с 3D-кешем

Источник изображения: Samsung Electronics

Такого мнения придерживается ресурс China Times, опросивший традиционных участников рынка на Тайване. Лидирующие производители памяти в лице Samsung, SK hynix и Micron уже завершили разработку прототипов микросхем DDR6, и теперь сосредоточились на создании контроллеров памяти, а также совершенствованию методов упаковки и интеграции этих микросхем на модули. Ведётся взаимодействие с Intel и AMD в сфере тестирования интерфейсов памяти.

В следующем году начнут появляться на рынке процессоры с поддержкой DDR6, первоначально они получат распространение в сегменте серверов для систем искусственного интеллекта и наиболее производительных ноутбуков. Поставки модулей памяти DDR6 и LPDDR6 в значимых количествах начнутся позднее, уже в 2027 году. В черновом варианте стандарт DDR6 был утверждён JEDEC ещё в конце 2024 года, в случае с LPDDR6 он появился во втором квартале текущего года. Валидация на уровне платформ и сопутствующее тестирование начнутся в 2026 году, как поясняют тайваньские источники.

В серверном сегменте DDR6 сможет обеспечить существенный прирост быстродействия, поскольку её пропускная способность будет варьироваться от 8800 до 17600 Мт/с (миллионов транзакций в секунду). Это в два или даже три раза выше, чем у DDR5. Структурно DDR6 также перейдёт на использование многоканальной передачи информации с четырьмя субканалами по 24 бита против двух с 32 битами у DDR5. Это хотя и будет предъявлять более высокие требования к интерфейсу модулей памяти и целостности сигнала, позволит параллельно передавать больше информации в единицу времени. Кроме того, с появлением DDR6 получит распространение формфактор модулей памяти CAMM2, который сделает их не только более компактными и «плотными», но и быстрыми.

По некоторым оценкам, LPDDR6 начнёт внедряться даже раньше DDR6. По крайней мере, Qualcomm и MediaTek уже активно формируют необходимую экосистему, а Synopsys им помогает в части взаимодействия с другими разработчиками чипов. В идеале первые продукты с поддержкой LPDDR6 могут появиться уже к концу текущего года, а производством соответствующей памяти готовы заняться Samsung и SK hynix.

Ассоциация JEDEC Solid State Technology объявила о публикации стандарта памяти LPDDR6 (JESD209-6). По словам представителей ассоциации, стандарт JESD209-6 LPDDR6 представляет собой значительный шаг вперёд в технологиях памяти, обеспечивая повышенную производительность, энергоэффективность и безопасность.

Обзор Infinix GT 50 Pro: геймерский смартфон со встроенной СЖО

Выбираем лучший игровой ноутбук до 100 000 рублей: сравнительное тестирование 7 интересных моделей

Умные помощники: обзор ИИ-сервисов для обработки изображений. Часть 2, актуализированная

Обзор Ryzen 9 9950X3D2: правильный 16-ядерник с 3D-кешем

Репортаж с IEM Cologne Major 2026: Жаб Жабыч, триумф NiKo и главные сенсации мейджора по CS2

Источник изображения: VideoCardz / JEDEC

Для поддержки приложений искусственного интеллекта и других высокопроизводительных рабочих нагрузок LPDDR6 использует архитектуру с двумя подканалами, которая обеспечивает гибкую работу при сохранении малой гранулярности доступа — 32 байта. Кроме того, ключевыми особенностями LPDDR6 являются:

• два подканала на кристалл, 12 линий передачи данных (DQ) на каждый подканал для оптимизации пропускной способности;
• четыре сигнала команд/адресов (CA) на подканал, что позволяет уменьшить количество контактов на подложке чипа и повысить скорость доступа к данным;
• режим статической эффективности, разработанный для поддержки конфигураций с большой ёмкостью и максимального использования ресурсов банков памяти;
• гибкий доступ к данным и управление длиной пакета «на лету» с поддержкой обращения к 32 и 64 байтам;
• динамическая запись NT-ODT (нецелевое терминирование на кристалле), позволяющая памяти адаптировать параметры терминатора в зависимости от нагрузки и тем самым повышать целостность сигнала.

Для удовлетворения постоянно растущих требований к энергоэффективности LPDDR6 работает с источником питания VDD2 с пониженным напряжением и сниженным энергопотреблением по сравнению с LPDDR5, а также требует использования двух источников питания для VDD2. Дополнительные функции энергосбережения включают:

• использование переменных входов команд тактовой частоты для повышения производительности и эффективности;
• динамическое масштабирование напряжения и частоты (DVFSL) для снижения напряжения VDD2 и энергопотребления при работе на низких частотах;
• поддержку динамически изменяемого показателя эффективности с одноканальным интерфейсом для маломощных и низкоскоростных режимов;
• поддержку как частичного, так и активного обновления памяти для снижения энергопотребления.

Улучшения безопасности и надёжности LPDDR6 по сравнению с LPDDR5 включают:

• подсчёт активаций по строкам (PRAC) для обеспечения целостности данных в DRAM;
• режим Carve-out Meta✴✴, предназначенный для повышения надёжности системы за счёт выделения отдельных областей памяти под критически важные задачи;
• поддержку программируемой схемы защиты каналов и встроенного кода коррекции ошибок (ECC);
• поддержку контроля чётности команд/адресов (CA), функции очистки ошибок и встроенной самодиагностики памяти (MBIST) для более эффективного обнаружения ошибок и повышения надёжности.

JEDEC отмечает, что интерес к производству и применению памяти LPDDR6 уже выразили такие компании, как MediaTek, Micron, Qualcomm Technologies, Samsung, SK hynix, Synopsys, Cadence, Advantest Corporation и Keysight Technologies.