Ассоциация JEDEC опубликовала предварительную спецификацию памяти HBM4 четвёртого поколения, которая обещает значительное увеличение объёма и пропускной способности для систем искусственного интеллекта и высокопроизводительных вычислений.

Источник изображения: AMD

JEDEC представила спецификацию памяти HBM4 (High-Bandwidth Memory) нового поколения, приближаясь к завершению разработки нового стандарта DRAM, сообщает Tom's Hardware. Согласно опубликованным данным, HBM4 будет поддерживать 2048-битный интерфейс на стек, хотя и с более низкой скоростью передачи данных по сравнению с HBM3E. Кроме того, новый стандарт предусматривает более широкий диапазон слоёв памяти, что позволит лучше адаптировать её для различных типов приложений.

Новый стандарт HBM4 будет поддерживать стеки объёмом 24 Гбайт и 32 Гбайт, а также предложит конфигурации для 4-, 8-, 12- и 16-слойных стеков с вертикальными межсоединениями TSV. Комитет JEDEC предварительно согласовал скоростные режимы до 6,4 Гт/с, но при этом ведутся дискуссии о возможности достижения ещё более высокой скорости передачи данных.

16-слойный стек на основе 32-гигабитных чипов сможет обеспечить ёмкость 64 Гбайт, то есть в этом случае процессор с четырьмя модулями памяти сможет поддерживать 256 Гбайт памяти с пиковой пропускной способностью 6,56 Тбайт/с при использовании 8192-битного интерфейса.

Несмотря на то, что HBM4 будет иметь удвоенное количество каналов на стек по сравнению с HBM3 и больший физический размер для обеспечения совместимости, один контроллер сможет работать как с HBM3, так и с HBM4. Однако для размещения различных формфакторов потребуются разные подложки. Интересно, что JEDEC не упомянула о возможности интеграции памяти HBM4 непосредственно в процессоры, что, пожалуй, является наиболее интригующим аспектом нового типа памяти.

Ранее компании SK hynix и TSMC объявили о сотрудничестве в разработке базовых кристаллов HBM4, а несколько позднее на Европейском симпозиуме 2024, TSMC подтвердила, что будет использовать свои технологические процессы 12FFC+ (12-нм класс) и N5 (5-нм класс) для производства этих кристаллов.

Процесс N5 от TSMC позволяет интегрировать больше логики и функций, с шагом межсоединений от 9 до 6 микрон, что критически важно для интеграции на кристалле. Процесс 12FFC+, основанный на 16-нм FinFET-технологии TSMC, обеспечит производство экономически эффективных базовых кристаллов, соединяющих память с хост-процессорами с помощью кремниевых подложек.

Отметим, что HBM4 в первую очередь разработана для потребностей генеративного искусственного интеллекта и высокопроизводительных вычислений, которые требуют обработки очень больших объёмов данных и выполнения сложных вычислений. Поэтому маловероятно, что мы увидим HBM4 в клиентских приложениях, таких как GPU. Компания SK hynix рассчитывает наладить выпуск HBM4 в 2026 году.

Основные игроки рынка полупроводниковой памяти объявили о планах массового производства GDDR7, являющийся новым стандартом JEDEC для памяти, применяемой с графическими процессорами. Потребители с нетерпением ждут выхода GDDR7, которая обещает резкий скачок производительности графических систем, необходимый для игр и ресурсоёмких приложений.

Источник изображения: anandtech.com

SK hynix продемонстрировала свою линейку продуктов GDDR7 на недавно прошедшей выставке Computex 2024. По заявлению представителей компании, массовое производство запланировано только на первый квартал 2025 года, сообщает ресурс AnandTech. Это делает SK hynix последним из «большой тройки» производителей памяти в плане старта промышленного выпуска чипов нового стандарта.

Конкуренты опережают южнокорейского гиганта. Компания Samsung уже приступила к тестовому производству GDDR7 с целью начать поставки до конца 2024 года. А Micron нацелена не только запустить конвейер в этом году, но и поставить первые партии чипов партнёрам для установки в готовые устройства.

Таким образом, SK hynix рискует отстать от лидеров рынка почти на год. Однако стоит отметить, что при использовании отраслевых стандартов памяти время старта массового производства не так критично. Главное, чтобы чипы поступали партнёрам для тестирования и интеграции в продукты.

На Computex 2024 компания SK hynix продемонстрировала рабочие образцы GDDR7, а также раскрыла планы по выпуску чипов ёмкостью 16 Гбит и 24 Гбит со скоростью передачи данных до 40 Гбит/с. Пока неизвестно, когда будут готовы более производительные, а значит и более дорогостоящие конфигурации. Тем временем Samsung и Micron начнут производство с 16-Гбит со скоростью 32 Гбит/с. Выход на рынок с более быстрыми микросхемами стал бы серьёзным конкурентным преимуществом для SK hynix.

Источник изображения: anandtech.com

В целом рынок ожидает появления GDDR7 с большим интересом. Новый стандарт обещает существенный рост производительности и пропускной способности по сравнению с предшественником. Это позволит создавать более мощные видеокарты и графические процессоры для самых ресурсоёмких приложений, таких как облачный гейминг, метавселенные и промышленная визуализация. Ближайшие год-два станут временем активной конкурентной борьбы за рынок этого многообещающего продукта.

Комитет стандартизации полупроводниковой продукции (JEDEC) подготовил презентацию, в которой обрисовал будущие стандарты оперативной памяти LPDDR6, LPDDR6 CAMM2 и DDR6.

Источник изображения: VideoCardz

Стандарту энергоэффективной оперативной памяти LPDDR5 уже пять лет. В JEDEC считают, что пришло время для обновления. Представленные компаниями Samsung и SK hynix переходные решения в виде памяти LPDDR5X и LPDDR5T недостаточно хороши и в течение 1–2 года индустрии потребуется более скоростная память с более высокой пропускной способностью.

Скорость передачи данных энергоэффективной памяти LPDDR разных стандартов:

• LPDDR4 — 3,2 Гбит/с;
• LPDDR5 — 6,4 Гбит/с;
• LPDDR5X — 8,533 Гбит/с;
• LPDDR5T — 9,6 Гбит/с (является частью стандарта LPDDR5X).

Согласно свежей презентации JEDEC, LPDDR6 предложит скорость передачи данных от 10,667 Гбит/с, однако в перспективе от неё можно будет добиться скорости до 14,4 Гбит/с. В презентации также отмечается, что первое поколение памяти LPDDR6 сможет обеспечить пропускную способность от 28,5 до 32 Гбайт/с, а более продвинутые варианты смогут выдать до 38,4 Гбайт/с. Для модулей памяти LPDDR6 CAMM2 прогнозируется скорость передачи данных от 9,2 до 14,4 Гбит/с.

Краткие тезисы по стандарту LPDDR6. Источник изображения: JEDEC / Synopsys

Актуальный стандарт оперативной памяти DDR5 обеспечивает скорости передачи данных от 4,0 до 8,8 Гбит/с. Для будущего стандарта DDR6 прогнозируются гораздо более высокие скорости. Спецификации нового стандарта ещё недоработаны, JEDEC пока не определилась с тем, какой тип кодирования будет использоваться в DDR6 (PAM и NRZ). Тем не менее, сейчас для DDR6 прогнозируются скорости от 8,8 до 17,6 Гбит/с с потенциалом увеличения до 21 Гбит/с.

Краткие тезисы по стандарту DDR6. Источник изображения: JEDEC / Synopsys

Окончательный вариант спецификаций стандарта DDR6 планируется принять ко второму кварталу будущего года. Черновой вариант спецификаций ОЗУ нового стандарта будет подготовлен в этом году.

Комитет стандартизации полупроводниковой продукции (JEDEC) выпустил спецификацию DDR5 (JESD79) в 2020 году, определив параметры модулей вплоть до скорости DDR5-6400. Теперь комитет представил обновлённую спецификацию JESD79-JC5, которая определяет характеристики модулей до DDR5-8800, повышает пиковую пропускную способность памяти на 37,5 % и добавляет некоторые новые функции безопасности, предназначенные для противодействия атакам типа RowHammer.

Источник изображения: unsplash.com

Выпуск новой спецификации говорит о том, что все члены комитета JESD79, который устанавливает спецификации для DDR5, включая производителей микросхем памяти и разработчиков контроллеров памяти, подтверждают, что DDR5-8800 является жизнеспособным расширением спецификации DDR5 как с точки зрения производительности, так и с точки зрения стоимости. Совместными усилиями в стандарт была добавлена новая функция Self-Refresh Exit Clock Sync для оптимизации тренировки памяти. Таблица официальных спецификаций JEDEC для модулей DDR5 представлена ниже.

Источник изображения: anandtech.com

Обновлённая спецификация вносит несколько изменений, направленных на противодействие эксплойтам в стиле RowHammer. В процессе такой атаки определённые ячейки памяти перегружаются запросами настолько, что вызванные этими операциями токи утечек меняют заряды в физически расположенных рядом ячейках, что даёт возможность получить доступ к защищённым областям памяти, не обращаясь к ней напрямую. Используя уязвимость RowHammer можно, например, похищать 2048-битные RSA-ключи из защищённой области.

Функция подсчёта активаций по строкам (Per-Row Activation Counting — PRAC) позволяет DDR5 контролировать частоту обращений к одной и той же строке. При превышении определённого порога ячейки в соседних строках перезаписываются на случай, чтобы в какой-то из ячеек не произошло искажение бита. Примечательно, что в пресс-релизе JEDEC ни разу не используется название RowHammer, хотя речь идёт явно об этой уязвимости.

Эксперты полагают, что функция PRAC основана на недавнем патенте Intel «Идеальное отслеживание RowHammer с множественным шагом счета» (US20220121398A1), в котором описан похожий механизм под названием PRHT (Perfect Row Hammer Tracking). Intel указывает, что этот метод вызывает потери производительности, поскольку увеличивает общее время обновления строк.

Обновлённая спецификация DDR5 также убирает требование поддержки частичного самообновления массива (Partial Array Self Refresh — PASR) из-за потенциальных проблем безопасности. Функция PASR в первую очередь нацелена на повышение энергоэффективности памяти для мобильных устройств, и как технология, связанная с обновлением, потенциально способствует атакам RowHammer. Но поскольку мобильные устройства все чаще используют оптимизированные технологии LPDDR с низким энергопотреблением, отмена поддержки PASR не выглядит серьёзной проблемой для потребителей.

Комитет стандартизации полупроводниковой продукции (JEDEC) принял новый стандарт памяти JESD239 Graphics Double Data Rate (GDDR7) SGRAM. Микросхемы памяти GDDR7 обеспечат вдвое большую пропускную способность по сравнению с GDDR6 —до 192 Гбайт/с на чип, что должно удовлетворить спрос на скоростную память не только в игровом сегменте, но и на рынке высокопроизводительных вычислений и ИИ.

Источник изображения: Samsung

Стандарт JESD239 GDDR7 является первым стандартом JEDEC для памяти DRAM, в котором используется технология интерфейса импульсно-амплитудной модуляции (PAM) для высокочастотных операций. В GDDR7 используется версия PAM3, которая улучшает соотношение сигнал/шум (SNR) для работы на высоких частотах, одновременно повышая энергоэффективность модулей памяти. Благодаря использованию трёх уровней (+1, 0, -1) для передачи трёх битов за два цикла по сравнению с традиционным интерфейсом NRZ (без возврата к нулю), где реализована передача двух битов за два цикла, PAM3 обеспечивает более высокую скорость передачи данных за один цикл, что приводит к улучшению производительности.

Другими особенностями памяти GDDR7 являются:

• независимые от ядра шаблоны тренировки LFSR (регистр сдвига с линейной обратной связью) и счетчики ошибок для повышения точности и сокращения времени тренировки;
• удвоение числа независимых каналов с двух до четырёх по сравнению с GDDR6;
• поддержка плотности чипов от 16 до 32 Гбит, включая поддержку двухканального режима для удвоения пропускной способности системы;
• удовлетворение потребности рынка в надёжном, доступном и удобном в обслуживании решения за счёт внедрения новейших функций обеспечения целостности данных, включая ECC на кристалле (ODECC) с отчётами об ошибках в реальном времени, проверкой данных, проверкой ошибок и очисткой, а также чётности адресов команд с блокировкой команд (CAPARBLK).

В пресс-релизе JEDEC отмечается, что ведущие производители памяти, включая Micron, Samsung и SK hynix, а также компании AMD и NVIDIA, выпускающие продукты на основе их решений, выразили интерес к новому стандарту памяти GDDR7.

Комитет по стандартизации полупроводниковой продукции JEDEC официально принял новый стандарт модулей оперативной памяти для ноутбуков, получивший название CAMM2. Принятие нового стандарта модулей ОЗУ организацией JEDEC означает, что он почти наверняка будет широко использоваться в будущих ноутбуках, постепенно заменяя старый формфактор SO-DIMM, который используется в лэптопах уже более двух десятилетий.

Источник изображений: Dell

Стандарт памяти CAMM или Compression Attached Memory Module начался как проприетарная разработка компании Dell для её ноутбуков Precision 7670. Основным преимуществом CAMM над стандартными модулями SO-DIMM является их компактность и более высокая плотность памяти. По словам Dell, модули CAMM до 57 % тоньше, чем четыре планки памяти SO-DIMM, установленные в стандартные слоты. Кроме того, в формате CAMM можно создавать модули со скоростью выше 6400 МГц, что является ограничением для привычных модулей SO-DIMM.

Изначальная проприетарная природа формата CAMM делала его менее универсальным по сравнению с модулями SO-DIMM. В отличие от последних, которые выпускаются множеством производителей, Dell изначально планировала выпускать модули CAMM самостоятельно и предлагать их в качестве варианта для апгрейда. Этот вопрос удалось решить с принятием стандарта CAMM2 организацией JEDEC, которая занимается стандартизацией оперативной памяти.

Спецификации CAMM2 приняты в двух вариантах: один для памяти DDR5, другой — для энергоэффективной LPDDR5(X). Примечательно, что CAMM2 делает возможным использование LPDDR5(X) в виде съёмных модулей — пока что эту память можно встретить только в распаянном на материнские платы виде. В пресс-релизе JEDEC указано, что модули CAMM2 DDR5 предназначены для производительных ноутбуков и обычных настольных ПК. В свою очередь память CAMM2 LPDDR5/5X предназначена для более широкого спектра ноутбуков и определенных сегментов рынка серверов. Разъёмы для CAMM2 DDR5 и CAMM2 LPDDR5/5X отличаются друг от друга, поэтому планки памяти невзаимозаменяемые.

Ещё одно преимущество модулей CAMM2 над обычными SO-DIMM заключается в том, что для активации двухканального режима работы памяти CAMM2 не требуется наличие двух модулей ОЗУ. Один модуль CAMM2 может поддерживать два канала памяти, что обеспечивает большую пропускную способность памяти для CPU и встроенной графики для повышения производительности. Память SO-DIMM может поддерживать только один модуль памяти на канал. В то же время JEDEC отмечает, что также запланированы одноканальные модули памяти CAMM2. Модули CAMM2 могут выпускаться в объёмах до 128 Гбайт.

Весьма вероятно, что поначалу модули CAMM2 будут значительно дороже обычных планок SO-DIMM из-за новизны стандарта. А производителям устройств потребуется некоторое время чтобы полностью отказаться от использования привычных модулей SO-DIMM. Однако CAMM2 обладает всем необходимым потенциалом однажды стать полной заменой привычных модулей ОЗУ для ноутбуков и других мобильных устройств.

Компания AMD и ассоциация JEDEC ведут разработку нового стандарта оперативной памяти DDR5 в виде MRDIMM-модулей. Это модули DIMM с многоранговой буферизацией, которые должны удвоить пропускную способность по сравнению со стандартными модулями DDR5 DRAM. Такая память в перспективе будет применяться в серверных решениях.

Источник изображения: Tom's Hardware

Необходимость во всё большем объёме оперативной памяти особенно актуальна для серверного направления. Однако простое добавление дополнительных слотов памяти на материнскую плату приведёт к увеличению размеров систем. Использование технологий вроде распаянной высокопроизводительной памяти HBM — дорого и масштабируется только до определённого объёма памяти. Для решения проблемы инженеры JEDEC при поддержке AMD ведут разработку нового стандарта памяти MRDIMM.

Концепция MRDIMM заключается в объединении двух модулей DDR5 и одновременном использовании обоих рангов. Например, при объединении таким образом двух модулей DDR5 со скоростью 4400 МТ/с, на выходе получится 8800 МТ/с. По словам разработчиков, для этого используется специальный буфер данных или мультиплексор — он объединяет все ранги и преобразовывает два DDR (Double Data Rate — удвоенная скорость передачи данных) в один QDR (Quad Data Rate — четырёхкратная скорость передачи данных).

По сути, представленная технология может заменить собой Compute Express Link (CXL) или High Bandwidth Memory (HBM). При этом она является более универсальным решением для увеличения эффективности подсистемы памяти, нежели указанные выше методы. Сначала планируют представить версию Gen 1 с возможностью работы на скорости 8800 МТ/с, затем будут представлены версии Gen 2 на 12 800 МТ/с. В более отдалённой перспективе, возможно, после 2030 года, будет представлена версия памяти MRDIMM Gen 3 со скоростью передачи данных 17 600 МТ/с.

Источник изображения: SK hynix

Следует отметить, что у компании SK hynix есть аналогичное решение в виде памяти MCRDIMM (на изображении выше), которое она разработала при поддержке Intel и Renesas. С помощью специального чипа, разработанного Renesas и выступающего в роли буфера данных, SK hynix обеспечила возможность одновременно задействовать два ранга памяти (чипы с обеих сторон модуля) для увеличения ширины канала данных до 128 бит вместо привычных 64 бит. Однако такие решения станут доступны на рынке не ранее 2024–2025 годов, когда появятся новые поколения серверных платформ.