MWC 2018
2018
Computex
IFA 2018
Планы TSMC на ближайшие пару лет остаются преимущественно неизменными — к концу 2025 года компания готовится запустить массовое производство чипов по технологии 2 нм, а в конце 2026 года будет готова технология A16 (класс 1,6 нм), заявил производитель на конференции Open Innovation Platform (OIP) 2024 в Амстердаме.
Источник изображения: TSMC
TSMC представила на собственном мероприятии в Нидерландах дорожную карту, на которой наглядно показаны её планы по внедрению новых решений. В конце 2025 года планируется развёртывание технологии N2 — она станет первой в 2-нм классе; год спустя за ней последуют усовершенствованные варианты N2P и N2X, после чего настанет черёд A16. Последние три ожидаются к концу 2026 года, уточнили в компании. Прочих подробностей не привели, потому что контрактный производитель не может заранее анонсировать продукты для своих крупнейших клиентов.
Технически у N2, N2P, N2X и A16 много общего — все они основаны на транзисторах с окружающим затвором (Gate-All-Around, GAA). В серии N2 применяются высокопроизводительные конденсаторы металл-изолятор-металл (Super-High-Performance Metal-Insulator-Metal, SHPMIM), которые помогают снизить сопротивление транзистора и тем самым повысить производительность; а в A16 — подача питания с обратной стороны (Backside Power Delivery Network, BSPDN), что обеспечивает ещё более высокие показатели. Но у последнего решения есть и недостаток — дополнительное тепловыделение, с которым приходится считаться.
Таким образом, чипы, произведённые на основе технологии A16 с BSPDN в её текущей реализации больше всего подходят для ускорителей искусственного интеллекта, которые будут применяться в центрах обработки данных. N2P предлагает рост производительности в сравнении с базовой N2 без дополнительных сложностей — эта технология лучше всего подойдёт для мобильных процессоров и чипов для ПК начального уровня. Наконец, N2X означает прирост производительности и более высокие напряжения — это решение является оптимальным для высокопроизводительных центральных процессоров.
Источник:
