Бельгийский центр исследований Imec и нидерландская компания ASML подписали меморандум о взаимопонимании для поддержки исследований в области полупроводников и устойчивых инноваций в Европе. Подписание запускает вторую фазу совместной работы этих организаций по разработке оборудования и техпроцессов выпуска чипов с нормами менее 10 нм — до нанометра и менее, что найдёт применение на всех передовых заводах мира.

Так или иначе Imec и ASML участвуют в совместных полупроводниковых проектах свыше 40 лет. В 2018 году они договорились сделать литографические сканеры ещё лучше, чтобы позволить массово выпускать чипы с нормами менее 10 нм. Для этого ASML поставила для экспериментальной линии Imec самый передовой на тот момент сканер NXE:3400B со значением числовой апертуры (NA) 0,33 и запланировала поставку ещё более совершенного сканера EXE:5000 с NA 0,55.

На опытной линии Imec и ASML отрабатывали тонкости производства чипов и работали над усовершенствованием сканеров и оборудования для тестирования, а также испытывали различные составы фоторезиста, методы изготовления фотошаблонов и проводили другие исследования, которые помогли бы в освоении всё более тонких техпроцессов.

Новый договор позволит ещё дальше пойти по этому пути. Теперь ASML отправит для установки на опытную линию Imec ещё более новый сканер — EXE:5200 со значением числовой апертуры 0,55. Кроме этого оборудования в Imec будут отправлены последние модели NXE:3800 с 0,33 NA EUV, иммерсионный сканер DUV (TWINSCAN NXT:2100i), станция оптической метрологии Yieldstar и многолучевой HMI.

Технология производства флеш-памяти 3D NAND почти добралась к 200-м слоям на каждый чип. За счёт вертикальной компоновки удалось совместить высокую плотность записи, множество циклов перезаписи, малые размеры кристалла и доступную стоимость флеш-памяти. Число слоёв 3D NAND можно повысить ещё до пяти раз, но рано или поздно технология упрётся в барьер. Это снова заставит уменьшать размеры ячеек памяти со всеми вытекающими проблемами, но выход есть.

Источник изображения: IMEC

Напомним, до перехода на техпроцессы производства флеш-памяти NAND 10-нм класса память выпускалась в виде горизонтальных массивов (планарная память). Но с переходом к 20–15-нм нормам производства объём ячейки снизился настолько, что количества электронов в объёме материала ячейки банально стало мало для надёжного удержания заряда. Как следствие, число циклов стирания снизилось до нескольких десятков, а также ухудшились другие электрические характеристики памяти.

В этот период на выручку пришла память 3D NAND. Планарную ячейку со всеми её структурами развернули из горизонтального положения и ориентировали в вертикальное. Тем самым была сохранена площадь кристалла на пластине (читай — себестоимость), а ёмкость памяти можно было наращивать за счёт новых слоёв до 24, 32, 64, 128, 176 и больше, как в последних передовых чипах 3D NAND. За счёт перехода на вертикальное расположение ячеек их размеры значительно увеличились — до 30–50 нм — с шагом между ячейками до 140 нм. Этого с головой хватило для повышения устойчивости к износу без жертв для дальнейшего наращивания плотности записи.

Но в будущем, при переходе к производству 3D NAND с 500 и большим числом слоёв технологические трудности будут нарастать, считают специалисты бельгийского центра IMEC. Поэтому есть смысл уменьшить размеры уже вертикально расположенных ячеек памяти, чтобы повысить плотность памяти 3D NAND без наращивания числа слоёв. Сделать это можно за счёт разделения вертикальных каналов памяти надвое и одновременно за счёт перехода от круглого профиля канала к прямоугольному (вытянутому или, иначе, траншейному).

В современной памяти 3D NAND затвор охватывает кольцевой вертикальный канал со всех сторон. Переход к прямоугольному каналу позволит разделить затвор на два независимых и, следовательно, создаст в слое вокруг канала уже две отдельные ячейки. Прямоугольная (траншейная) форма канала обеспечит условия, чтобы объём ячейки при этом сильно не пострадал. Электрические характеристики памяти несколько ухудшатся, но незначительно, а плотность записи резко возрастёт без значительного усложнения технологии производства.

Относительное сравнение 3D NAND с затворами GAA и SGVC. Источник изображения: Macronix

Нечто подобное в своё время предлагала тайваньская компания Macronix. Как и IMEC она разделила вертикальные каналы на две независимые структуры, каждая из которых работала со своими ячейками. Вероятно за эту разработку позже компания Toshiba выплатила Macronix компенсацию.

В IMEC считают, что переход на траншейную форму ячеек в памяти 3D NAND позволит сократить шаг между ячейками до 30 нм с нынешних 140 нм. Это тот запас, который позволит не жертвовать объёмом каждой вертикальной ячейки в случае их разделения на две в каждом слое. И это же позволит до двух раз увеличить плотность записи без увеличения числа вертикальных слоёв в памяти 3D NAND.