MWC 2018
2018
Computex
IFA 2018
Эра трёхмерных логических полупроводников, способных преодолеть ограничения по миниатюризации чипов, наступит раньше, чем предполагалось — немалые усилия для этого приложили инженеры Samsung. Им удалось совершить прорыв в области многослойной структуры и построить самый маленький в мире транзистор, предназначенный для 3D-компоновки, сообщает Seoul Economic Daily.
Источник изображения: BoliviaInteligente / unsplash.com
Новый компонент разработали инженеры отдела Logic TD в Центре полупроводниковых исследований Samsung Electronics. Свои достижения в реализации трёхмерного многослойного полевого транзистора (3D Stacked FET, или 3DSFET) они представили на конференции VLSI Symposium 2026. Это первая в отрасли демонстрация промышленно реализуемой 3D-структуры с шагом затвора всего 42 нм — рекордный показатель, превзошедший предыдущий отраслевой минимум в 48 нм.
Технологии размещения полупроводниковых компонентов на заданной площади достигли своего предела. Samsung считается первой в отрасли компанией, которой удалось совершить прорыв в области вертикальных структур, при которых компоненты размещаются друг над другом. Логические микросхемы совершенствуются по мере увеличения числа транзисторов на заданной площади, но расстояние между ними нельзя уменьшать бесконечно: истончаются и блокирующие электрические помехи изоляторы, что приводит к сбоям. При вертикальном размещении ограничение на толщину горизонтального изолятора исчезает — изолятор между верхним и нижним транзисторами располагается по вертикали и не занимает дополнительную площадь чипа.
Впервые эту концепцию реализовали в полупроводниках памяти V-NAND и HBM, и теперь её перенесли на логические чипы. Ключевые технические достижения: число нанолистов канала (сверхтонкой плёнки, по которой проходит ток) увеличили до трёх сверху и трёх снизу — это максимальное количество для 3D-стекированных транзисторов на сегодняшний день. Ранее соединение между верхними и нижними транзисторами производилось по C-образной траектории по боковой стороне; теперь корейские учёные применили прямое вертикальное соединение через технологию RBC (RX Bounded Contact) — «I-образное» сверление узких и глубоких отверстий с последующим заполнением изолятором и металлом без пустот. Дополнительно была реализована технология Middle Dielectric Isolation (MDI) — прецизионный средний диэлектрический изолятор для разделения n- и p-транзисторов.
Учёные продемонстрировали хорошие электрические характеристики как для n-FET, так и для p-FET, а также приемлемую равномерность параметров на пластине. Они рассчитывают, что вывод их технологии на рынок поможет изменить ландшафт проектирования чипов для систем искусственного интеллекта и высокопроизводительных вычислений. Если удвоить число транзисторов на той же площади, то энергоэффективность повысится вдвое — как, в теории, и производительность. Свою реализацию инженеры Samsung охарактеризовали как этап заложения первого кирпича: следующий шаг — создание тестовых цепей вроде SRAM-блоков для проверки работоспособности полной 3D-логики.
Источник:
