Теги → проектирование
Быстрый переход

Процессоры, ускорители и чипы для базовых станций 5G: китайцы начали искать всё это на Тайване, а не в США

По данным тайваньских источников, в 2020 году мы станем свидетелями бегства крупных китайских технологических компаний от американских проектировщиков ASIC и разного рода процессоров в сторону разработчиков с Тайваня. Китайцам это даст какую-то независимость от прихотей властей США, а Тайвань наполнит заказами и деньгами с материка.

Как сообщает популярный тайваньский интернет-ресурс DigiTimes, китайские поставщики облачных услуг и производители серверного оборудования начали активно требовать собственные решения в виде микросхем ASIC, включая процессоры для базовых станций. Куда им обращаться за помощью? В компанию Qualcomm? Нет, они поехали на Тайвань, где достаточно компаний-проектировщиков с немалым опытом.

Кроме того, подобные заказы предполагают, что для выпуска продукции потребуются самые передовые техпроцессы. Благодаря сложившейся совокупности факторов стоимость работ от проектирования до внедрения и последующей поддержки составит настолько внушительные суммы, что от сотрудничества никто не будет отказываться. Тем самым тайваньские проектировщики по каждому заказу смогут обеспечить себя работой минимум на два года.

Если верить источникам с Тайваня, такие компании, как Global Unichip, Alchip, MediaTek, Phison Electronics и RDC Semiconductor и другие, в 2020 году удвоят объём заказов из Китая по сравнению с 2019 годом. От этого сотрудничества китайские производители и системные интеграторы рассчитывают получить собственные (заточенные под их нужды) процессоры и ускорители нового поколения высшего класса со средней стоимостью продажи $100 в категориях ИИ и ускорителей и CPU, GPU и NPU для вычислительных терминалов, а также процессоры для базовых станций 5G ценой от $300 и серверные процессоры ценой свыше $600.

Повторим, поскольку основная нагрузка по проектированию, производству и сопровождению ляжет на плечи тайваньских компаний, включая TSMC, перед всеми ними рисуется довольно радужная перспектива.

Европейцы приспособили систему разработки спутников для проектирования суперъяхт

Европейское космическое агентство ESA доказало, что конструкторские платформы для автоматизированного проектирования спутников отлично подходят для проектирования суперъяхт. С помощью платформы ESA Concurrent Design Facility проектировщики морских судов создали и помогли построить крупнейшую в мире алюминиевую парусную яхту Sea Eagle II длиной 81 м.

Суперъяхта Sea Eagle II без установленной мачты

Суперъяхта Sea Eagle II без установленной мачты

Яхта Sea Eagle II построена на верфи Royal Huisman в Волленхове, Нидерланды. На заводе производителя вблизи Амстердама яхту оснастили мачтой на основе композитного углеродного материала. Позже в этом году пройдут морские испытания судна и передача заказчику. Это будет седьмая по величине яхта в мире и первая, которая спроектирована с использованием инженерных идей космической эры.

Платформа ESA Concurrent Design Facility (CDF) широко используется европейским космическим агентством для проектирования космических спутников. Этот программный инструмент позволяет осуществлять параллельные процессы проектирования на разных этапах и разными командами одновременно. Тем самым отпадают проблемы и неудобства традиционного инженерного подхода, когда проект создаётся в несколько этапов с передачей по цепочке результатов каждого из них. Скорость работ возрастает многократно, а время ― это деньги.

Общая для всех участников процесса среда и модель проектирования даёт возможность оценить выполнимость проекта и необходимость внесения правок сразу же, как только кто-то из разработчиков вносит изменения в проект. Удобство инструмента оценили не только в ESA, но и европейский бизнес. Сегодня платформу ESA Concurrent Design Facility имеют свыше 50 центров разработки в Европе, хотя большинство из них всё же работают на Европейское космическое агентство. А 10 проектных центров работают вне космической отрасли.

Специалистами ESA работе с платформой CDF были обучены проектировщики с верфи Royal Huisman в Волленхове. Первый же проект на этой платформе по разработке суперъяхты Sea Eagle II показал свою состоятельность. Теперь судостроительная компания использует параллельный дизайн для всех своих новых проектов, а также проектов, связанных с переоборудованием и обслуживанием старых судов.

Нужен самый быстрый интерфейс для памяти HBM2E? Обращайтесь в Synopsys

Дорогая, но самая быстрая на сегодня память HBM продолжает наращивать скорость. На сегодня стандарт JEDEC устанавливает предел скорости обмена HBM2E по каждому контакту шины данных на уровне 3,2 Гбит/с. Чтобы получить этот скоростной интерфейс и встать на самую высшую ступеньку достаточно обратиться к компании Synopsys. Сегодня она начала предлагать готовый для интеграции физический уровень интерфейса HBM2E.

Пакет интеллектуальной собственности HBM2E PHY IP компании Synopsys позволит в кратчайшие сроки создать продукты с поддержкой памяти HBM2E. Это могут быть SoC, центральные процессоры, графические процессоры, программируемые матрицы ПЛИС, ускорители или что-то ещё. Все эти решения должна объединять общая цель ― добиться максимально возможной в современных условиях пропускной способности с подсистемой памяти. Пакет HBM2E PHY IP Synopsys обеспечивает совокупную скорость обмена с каждым 1024-разрядным чипом HBM2E на уровне 409 Гбайт/с.

По полосе пропускания интерфейс HBM2E в 14 раз превосходит 72-битный интерфейс памяти DDR4, работающий с той же скоростью 3,2 Гбит/с на один контакт шины данных. При этом энергоэффективность подсистемы памяти на чипах HBM2E примерно в 10 раз выше, чем в случае подсистем памяти стандарта DDR4.

Важной особенностью физического уровня HBM2E Synopsys представляется адаптация для объёмных многокристальных упаковок. Так, блок физического интерфейса подходит для упаковки методом Chip-on-Wafer-on-Substrate (CoWoS) компании TSMC. Очевидно, в первую очередь от этого выиграют клиенты этого тайваньского чипмейкера. Упаковка CoWoS позволяет располагать на общей подложке-интерпозере логику и память HBM2E. Это сокращает длины интерфейсных соединений и позволяет добиться наилучших характеристик.

Метод упаковки Chip-on-Wafer-on-Substrate (CoWoS) компании TSMC

Метод упаковки Chip-on-Wafer-on-Substrate (CoWoS) компании TSMC

Кстати, о лучших характеристиках. Компании Samsung и SK Hynix в этом году собираются побить рекорд производительности интерфейса HBM2E. Первая обещает выпустить чип памяти со скоростью обмена 538 Гбайт/с, а вторая — со скоростью 460 Гбайт/с. При этом компания Samsung, вероятно, будет использовать собственный физический уровень HBM2E, тогда как SK Hynix, не имеющая своей логики, приобретает необходимые IP у Synopsys.

Hyundai берёт на вооружение VR-систему для ускорения разработки автомобилей

Компания Hyundai Motor представила передовую платформу виртуальной реальности (VR), призванную повысить эффективность процессов разработки новых транспортных средств.

Ключевыми элементами новой системы являются VR-очки и массив из 36 датчиков движения, отслеживающих действия пользователя. В текущем виде платформа обеспечивает возможность одновременного участия в работах до 20 специалистов.

Благодаря новой системе конструкторы и инженеры попадают в виртуальную модель проекта. Специалисты могут оценивать применённые конструкторские решения, анализировать качество элементов и проводить экспериментальную проверку образцов.

Платформа моделирует элементы наружной и внутренней конструкции, освещение, цвета, материалы и даже создаёт виртуальное окружение.

В результате, специалисты могут эффективнее оценивать множество конструкторских решений на более ранних этапах процесса разработки, что раньше было физически невозможно.

Ожидается, что VR-система поможет сократить время разработки новых автомобилей на 20 %, а ежегодные расходы на проектирование — на 15 %.

В перспективе Hyundai Motor планирует реализовать возможность удалённого доступа к VR-платформе. Это позволит специалистам из разных уголков мира взаимодействовать в виртуальной среде в реальном времени. Плюс к этому будут внедрены функции дополненной реальности. 

Дан старт проектированию 5-нм SoC на ядрах ARM Hercules

Компании Synopsys, ARM и Samsung дали старт процессам проектирования однокристальных схем на ядрах ARM Hercules применительно к 5-нм техпроцессу. Ядра Hercules, как известно, ARM намерена представить в 2020 году. Они придут на смену ядрам Cortex-A77 (7 нм, кодовое имя Deimos). По уверениям ARM, производительность ядер Hercules вырастет по сравнению с Cortex-A77 не меньше чем на 15 %. При этом уменьшится площадь кристаллов и уменьшится потребление (точнее ― увеличится производительность на ватт).

ARM, AnandTech

ARM, AnandTech

Целью ARM в последние годы стал выпуск одноимённой микроархитектуры, ядер и процессоров, которые могли бы вытеснить из мобильных компьютеров x86-совместимые процессоры. Пока в этом деле самым преданным поклонником ARM остаётся компания Microsoft (см. новый планшет Surface Pro X с фирменным чипсетом Microsoft SQ1 и поддержкой Windows 10). В этом плане 5-нм процессоры на ядрах ARM Hercules могут оказаться ощутимо привлекательнее, чем актуальные в 2020 году 7-нм процессоры AMD и 10-нм процессоры Intel. Во всяком случае, если говорить о тонких и трансформируемых решениях, когда уже не очень понятно ноутбук это или планшет.

Microsoft Surface Pro X

Microsoft Surface Pro X

Возвращаясь к троице Synopsys, ARM и Samsung, продолжим, все три компании совместными усилиями довели до ранней степени реализации цифровую платформу по проектированию чипов на ядрах ARM Hercules применительно к техпроцессу Samsung 5LPE. Иными словами, Samsung сертифицировала пакеты проектирования Synopsys с библиотеками элементов ARM. Соответствующий цифровой пакет Synopsys QuickStart Implementation Kit (QIKs) доступен для получения уже сегодня. Пакет и облачная платформа для его поддержки классифицируются как ранние, но это не помешает клиентам компаний начать разработку процессоров на 5-нм ядрах ARM Hercules.

ARM, AnandTech

ARM, AnandTech

В пакет сертифицированных решений для проектирования 7-нм чипов и схем с меньшими технологическими нормами входят компиляторы Fusion Compiler, Design Compiler и IC Compiler II (всё это трассировка и графическое представление схем). Контроль плотности размещения элементов происходит автоматически, как и контроль временных параметров. Анализ и надёжность схем обеспечивает пакет RedHawk Analysis Fusion. Повторим, получить доступ ко всем этим инструментам можно прямо сейчас.

Проверка в облаке топологии самого большого 7-нм GPU AMD заняла всего 10 часов

Борьба за клиента заставляет контрактных производителей полупроводников становиться ближе к проектировщикам. Один из вариантов позволить клиентам со всего мира воспользоваться сертифицированными инструментами EDA со всеми последними изменениями ― это развернуть сервисы в публичных облаках. На днях успешность подобного подхода продемонстрировал сервис по проверке топологии дизайна чипов, развёрнутый на платформе Microsoft Azure компанией TSMC. Решение основано на программном обеспечении Calibre nmDRC бывшей компании Mentor Graphics, поглощённой в апреле 2017 года немецкой Siemens.

Как подтвердили в AMD, полная проверка (физической) топологии самого сложного в истории компании 7-нм GPU Vega 20 с 13,2 млрд транзисторов на соответствие проекту завершилась всего за 10 часов. На второй проход потребовалось ещё на один час меньше. Два прохода за 19 часов проверки в облаке ― это превосходный результат, уверены в AMD. Это доказывает успешность такого подхода и открывает перед проектировщиками новые возможности: новинки смогут появляться на рынке быстрее и с лучшей реализацией.

Интересно отметить, что графический процессор AMD Vega 20 проходил проверку на удалённой платформе на процессорах AMD EPYC 7000-й серии. Программное обеспечение Calibre nmDRC было развёрнуто на 4410 ядрах или на 69 виртуальных машинах класса HB (с высочайшей пропускной способностью подсистемы памяти). Для такой массивной работы с памятью, как проверка топологии процессора, это крайне важно.

Разработчики ПО Calibre nmDRC также внесли свою лепту в успех предприятия. Обновлённое программное обеспечение требует на 50 % меньше памяти для решения тех же задач по верификации топологии. Платформа AMD EPYC, по словам компании, обеспечивает на 33 % больше пропускной способности, чем предложения Intel. В частности, в сервисе Azure подсистема памяти работает со скоростью до 263 Гбайт/с, а виртуальные машины класса HB обеспечивают на 80 % большую пропускную способность, чем конкурирующие облачные платформы.

Analog Bits представила набор IP для проектирования аналоговых и смешанных чипов для 12-нм техпроцесса GlobalFoundries

В своё время, когда компания IBM ещё владела заводами и возглавляла такой альянс производителей чипов, как Common Platform, поставщиком ряда ключевых блоков для проектирования сигнальных цепей компаниями альянса был независимый разработчик компания Analog Bits. Компании GlobalFoundries тогда ещё не было, а была компания AMD с двумя заводами в Дрездене. Как и другие, AMD пользовалась инструментами Analog Bits для проектирования цепей и интерфейсов.

Сегодня GlobalFoundries на правах наследника Common Platform и AMD возобновляет (или продолжает) практику сотрудничества с компанией Analog Bits. Как сообщает нам пресс-релиз GlobalFoundries, набор для проектирования аналоговых и смешанных цепей с помощью IP-блоков Analog Bits адаптирован для производства чипов с использованием техпроцесса GlobalFoundries 12LP (12 нм FinFET). В портфель блоков Analog Bits входят инструменты для создания системы фазовой автоподстройки частоты (PLL) с тактовым генератором сигналов расширенного спектра, подсистема для проектирования эталонного генератора в системе PLL для шины PCI Express, датчики температурного контроля и контроля питания, а также цепи начального запуска или запуска после перезагрузки.

Полная поддержка клиентов GlobalFoundries для данного пакета проектирования будет обеспечена во втором квартале 2020 года. Первые цифровые проекты (tape-out) клиенты GlobalFoundries на основе блоков Analog Bits ожидаются во второй половине 2020 года. По словам компании, это будут решения для высокопроизводительных мобильных и компьютерных платформ.

К сожалению, GlobalFoundries перестала развивать техпроцессы производства полупроводников. Техпроцесс с нормами 12 нм стал последним в списке освоения новых технологических норм. Он ещё повоюет, но через три или четыре года перестанет интересовать разработчиков платформ с высокой интенсивностью вычислений. Сильная сторона GlobalFoundries ― выпуск аналоговых чипов и чипов со смешанным сигналом. Блоки Analog Bits поддержат это направление. Это оправданный выбор для прорыва в сторону связи 5G и интегрированных в чипы радиокомпонентов. Радио во всём и везде может спасти GlobalFoundries в довольно длительной перспективе, и в компании это понимают и делают всё, чтобы расширить соответствующий пакет услуг.

Российские физики с русскими коллегами из США и Франции создали «невозможный» конденсатор

Некоторое время назад в издании Communications Physics вышла научная статья «Harnessing ferroelectric domains for negative capacitance», авторами которой стали российские физики из Южного федерального университета (Ростов-на-Дону) Юрий Тихонов и Анна Разумная, физики из французского Университета Пикардии имени Жюля Верна Игорь Лукьянчук и Анаис Сен, а также материаловед из Аргоннской национальной лаборатории Валерий Винокур. В статье рассказано о создании «невозможного» конденсатора с отрицательной ёмкостью, который был предсказан десятилетия назад, но получил практическое воплощение только теперь.

Смещение доменой стены - зоны разделения полярности - под воздействием внешнего управляющего напряжения (Argonne National Laboratory)

Смещение доменной стены ― зоны разделения полярности ― под воздействием внешнего управляющего напряжения (Argonne National Laboratory)

Разработка обещает революцию в электронных цепях полупроводниковых устройств. Пара из «отрицательного» и обычного конденсатора с положительным зарядом, соединённая последовательно, повышает уровень входного напряжения в заданной точке выше номинального значения до необходимого для работы конкретных участков электронных цепей. Иными словами, процессор может питаться сравнительно низким напряжением, но те участки цепей (блоки), которым для работы необходимо повышенное значение напряжения, с помощью пар «отрицательных» и обычных конденсаторов получат контролируемое питание с увеличенным вольтажом. Это обещает улучшить энергоэффективность вычислительных цепей и многое другое.

До данной реализации отрицательных конденсаторов аналогичный эффект достигался кратковременно и только с соблюдением специальных условий. Российские учёные вместе с коллегами из США и Франции придумали устойчивую и простую структуру отрицательных конденсаторов, подходящую для массового производства и для работы в обычных условиях.

Разработанная физиками структура отрицательного конденсатора представляет собой две разделённые области, каждая из которых содержит наночастицы ферроэлектрика с зарядом с одинаковой полярностью (в советской литературе они назывались сегнетоэлектрики). В обычном состоянии ферроэлектрики имеют нейтральный заряд, что происходит из-за произвольно ориентированных доменов внутри материала. Учёные сумели развести наночастицы с одинаковым зарядом по двум раздельным физическим областям конденсатора ― каждые в свою область.

На условной границе между двумя разнополярными областями тут же возникла так называемая доменная стена ― область изменения полярности. Оказалось, что доменную стену можно перемещать, если к одной из областей структуры подвести напряжение. Смещение доменной стены в одном направлении стало эквивалентно накоплению отрицательного заряда. Причём, чем сильнее заряжается конденсатор, тем ниже напряжение на его обкладках. В обычных конденсаторах всё не так. Повышение заряда ведёт к увеличению напряжения на обкладках. Поскольку отрицательный и обычный конденсатор включены последовательно, процессы не нарушают закон сохранения энергии, но приводят к появлению интересного явления в виде наращивания напряжения питания в нужных точках электронной цепи. Любопытно увидеть, как эти эффекты будут реализованы в электронных цепях.

ASIC для машинного обучения должны проектироваться автоматически

Вряд ли кто-то будет спорить с тем, что проектирование заказных БИС (ASIC) ― это далеко не простой и не быстрый процесс. А ведь хочется и нужно, чтобы было быстрее: сегодня выдал алгоритм, а через неделю забрал готовый цифровой проект. Дело ведь в том, что сверхспециализированные БИС ― это едва ли не штучный продукт. Такие редко нужны миллионными партиями, на разработку которых можно потратить сколько угодно денег и людских ресурсов, если это надо сделать в кратчайшие сроки. Специализированные, а от этого наиболее эффективные для решения своих задач ASIC должны обходиться в разработке дешевле, что становится мегаактуальным на современном этапе становления машинного обучения. На этом фронте уже не обойтись багажом, накопленным компьютерным рынком и, особенно, прорывами GPU на направлении машинного обучения (ML).

Для ускорения проектирования ASIC для задач ML агентство DARPA учреждает новую программу ― Real Time Machine Learning (RTML). Программа по машинному обучению в реальном времени предусматривает разработку компилятора или программной платформы, которые бы могли автоматически проектировать архитектуру чипа для конкретного ML-фрейморка. Платформа должна автоматически анализировать предложенный алгоритм для машинного обучения и набор данных для обучения этому алгоритму, после чего на языке Verilog она должна будет выдать код для создания специализированной ASIC. Специалисты по разработке алгоритмов ML не обладают знаниями проектировщиков чипов, а проектировщики редко знакомы с принципами машинного обучения. Программа RTML должна поспособствовать, чтобы преимущества одних и других были объединены в автоматизированной платформе по разработке ASIC для машинного обучения.

В течение жизненного цикла работы программы RTML найденные решения должны будут проверяться в двух главных областях применения: работа в сетях 5G и обработка изображений. Также программа RTML и созданные программные платформы для автоматического проектирования ускорителей ML будут использоваться для разработки и испытания новых алгоритмов ML и наборов данных. Тем самым ещё до проектирования «кремния» можно будет оценить перспективы новых фреймворков. Партнёром DARPA по программе RTML выступит Национальный научный фонд (NSF), который также занимается проблемами машинного обучения и разработкой алгоритмов ML. Разработанный компилятор будет передан в NSF, а обратно DARPA рассчитывает получить компилятор и платформу по проектированию алгоритмов ML. В дальнейшем аппаратное проектирование и создание алгоритмов будут идти комплексным решением, что приведёт к появлению самообучающихся в реальном времени машинных систем.

Дискретную графику Intel будет разрабатывать перспективный коллектив из Индии

Как докладывает индийское издание The Times of India, на которое ссылается множество авторитетных источников, Intel купила интересный индийский стартап 2011 года ― компанию Ineda Systems. В своё время мы сообщали, что Ineda Systems заявила о себе как об интересном разработчике сверхэкономичных процессоров (SoC) для носимых устройств. Компании Samsung и Qualcomm инвестировали в Ineda свыше $60 млн, но что-то пошло не так, после чего разработчик сместил акцент на автомобильную электронику и занялся другими проектами.

Ineda Systems занималась проектированием SoC для носимой электроники

Ineda Systems занималась проектированием SoC для носимой электроники

Сделку с Intel источники называют «покупнаймом». Это не покупка с целью получить разработки и патенты, а фактически оптовый наём персонала Ineda Systems. В Intel открыто сообщают, что разработки Ineda Systems её не интересуют, а перспективный индийский коллектив из 100 с чем-то инженеров будет разрабатывать дискретную графику компании. Точнее, вольётся в штат подразделения графических разработчиков Intel. Офис Ineda Systems в Индии также перейдёт в пользование микропроцессорного гиганта.

Интересно отметить, что компанию Ineda Systems организовал бывший руководитель индийского подразделения компании AMD Гуд Дасарадха (Gude Dasaradha). Не иначе сделку сосватал Раджа Кодури. Впрочем, Intel и без этого пустила в Индии хорошие корни. В ноябре прошлого года, напомним, компания начала строить в Хайдарабаде крупный центр по разработкам и исследованиям. После ввода нового центра в строй там начнут работать 1500 инженеров с запланированным расширением числа сотрудников до 5000 человек.

Компьютерное изображение будущего графического ускорителя Intel

Компьютерное изображение будущего графического ускорителя Intel

Следует понимать, что сотрудники бывшей Ineda Systems и будущие инженеры нового индийского R&D центра Intel уже не окажут какого-то ощутимого влияния на первые дискретные графические продукты компании, которые мы ждём в следующем году. Но все эти действия Intel открыто намекают на то, что компания идёт в сегмент дискретной графики всерьёз и надолго.

DARPA мечтает радикально упростить проектирование чипов

Агентство DARPA перспективных исследований Министерства обороны США (Defense Advanced Research Projects Agency) запустило две исследовательские программы сроком на 4 года и стоимостью $100 млн. Программа уже привлекла 15 компаний и 200 исследователей. Целью проекта стали поиски пути, решений и инструментов для снижения барьера стоимости разработки чипов во всём их многообразии.

Кремниевая подложка с чипами, обработанная на линиях TSMC

Кремниевая подложка с чипами, обработанная на линиях TSMC

На сегодняшний день комплекс работ по разработке передовых однокристальных схем (SoC), включая подготовительные работы, дизайн, проверку проектов, прототипирование, верификацию инженерных образцов и исправление ошибок, оценивается в сумму около $300 млн, но уже через два года расходы на эти работы приблизятся к $500 млн. Подобные затраты оправданы для предельно массового производства, не говоря уже о сложности работ, которые доступны сравнительно небольшому кругу компаний-разработчиков. Проект DARPA призван существенно уменьшить эти затраты уже к 2020 году с наращиванием эффективности решений до 2022 года и в дальнейшем.

Формально проект состоит из двух программ и входит в новую инициативу «Возрождение Электроники в США» под контролем Конгресса США (Electronics Resurgence Initiative, ERI). Инициатива ERI представлена в конце июня. Она рассчитана на 5 лет и будет стоить $1,5 млрд. Агентство DARPA, как сказано выше, финансирует часть проекта в виде программ IDEAS и POSH. Программа POSH нацелена на создание открытых библиотек готовых к использованию блоков чипов, а программа IDEAS должна привести к появлению как открытых, так и коммерческих инструментов для автоматического дизайна и проверки схем, включая выполнение разводки печатных плат.

Динамика роста стоимости расходов на проектирование передовых SoC-чипов (DARPA)

Динамика роста стоимости расходов на проектирование передовых SoC-чипов (DARPA)

В случае успеха, проектирование и последующие операции по изготовлению чипов и плат обещают оказаться настолько недорогими, что станет реальностью производство сложной, но мелкосерийной продукции. То, что сегодня делают избранные, сидя на мешках с деньгами, завтра смогут делать зелёные выпускники ВУЗов. Или, например, для госорганов и военных можно будет выпускать недорогую, но при этом уникальную и защищённую электронику, что сегодня стоит нереальных денег. Нечто подобное сделано в мире программ, если вспомнить о распространении Linux. Было бы хорошо принести этот опыт в проектирование чипов.

Согласно предварительным планам, первыми плодами программ IDEAS и POSH можно будет воспользоваться в 2020 году. В этот период созданные с помощью новых и открытых инструментов чипы по энергоэффективности и производительности пока не смогут соревноваться с решениями, спроектированными с помощью традиционных (закрытых) инструментов. От новых инструментов ожидают хотя бы половины от энергоэффективности и производительности чипов, созданных по классическим схемам. Но к 2020 году открытые инструменты обещают настолько улучшиться, что перестанут уступать закрытым и проприетарным решениям.

Рост популярности к открытой процессорной архитетектуре RISC-V подтверждает курс на «окрытость» в отрасли

Рост популярности к открытой процессорной архитектуры RISC-V подтверждает курс на «открытость» в отрасли

Без сомнения, DARPA задумала благое дело. Только проблема кроется также в адаптации проектов под конкретное производство. Универсального техпроцесса или одинаковых производственных линий нет. Сегодня производители чипов используют либо уникальные «кремниевые» компиляторы, либо адаптированные компиляторы таких компаний, как Synopsys, Cadence или других разработчиков средств автоматического проектирования чипов. «Кремниевые» компиляторы для перевода электрической схемы в физические компоненты на кристалле могут быть условно двух типов: для стандартных (цифровых или логических) ячеек и для ячеек памяти (SRAM, MRAM или другого). Как всё это будет сочетаться с открытыми библиотеками и открытыми инструментами, остаётся только догадываться.

Инструменты Synopsys сертифицированы для проектирования чипов под 7-нм EUV-техпроцесс TSMC

Компания Synopsys сообщила, что пакет её инструментов Synopsys Design Platform сертифицирован для проектирования чипов под производство TSMC с нормами 7 нм FinFET с использованием проекции в сверхжёстком ультрафиолетовом излучении (EUV). Это так называемый техпроцесс TSMC 7N+. В настоящий момент для производства 7-нм FinFET чипов компания TSMC использует иммерсионную литографию и 193-нм сканеры. Техпроцесс с частичным (и сильно ограниченным) использованием EUV-сканеров будет готов к массовому выпуску чипов во второй половине следующего года.

Reuters

Reuters

К моменту сертификации инструментов проектирования Synopsys на соответствие техпроцессу TSMC 7N+ клиентами компании было подготовлено несколько цифровых проектов решений. Иными словами, программы проектирования и библиотеки прошли проверку практикой. Также в комплект Synopsys вошли программы по проверке параметров проектируемых решений до начала производства. Это важно по той причине, что все новые техпроцессы допускают, как минимум, два пограничных режима работы чипов: с пониженным потреблением и с максимальной производительностью. В каждом случае распространение сигнала (частотные характеристики) будут значительно отличаться друг от друга и хорошо бы выявить большинство проблем до получения рабочего кремния.

Первый коммерческий сканер ASML для EUV-литографии (NXE:3300B)

Первый коммерческий сканер ASML для EUV-литографии (NXE:3300B)

Кроме того, пакет Synopsys Design Platform позволяет разрабатывать многочиповые компоновки. Для этого в арсенале компании TSMC предусмотрен техпроцесс Wafer-on-Wafer (WoW). Это даст возможность быстро и в необходимом количестве вывести на рынок сложные комплексные решения в виде расположенных на общей подложке нескольких разноплановых кристаллов, вместо длительного и рискованного проектирования однокристального решения. Совместными усилиями Synopsys и TSMC обещают ускорить появление на рынке продуктов поколения 7N+, что будет с энтузиазмом воспринято разработчиками мобильных устройств.

GlobalFoundries поможет вывести автоэлектронику на новый уровень

Будет компания GlobalFoundries напрямую сотрудничать с Tesla или нет, но мимо рынка автомобильной электроники она точно не собирается проходить. Как поясняет свежий пресс-релиз GlobalFoundries, подготовлен пакет или платформа под названием AutoPro, который содержит подборку технологий и сервисных услуг по проектированию электроники для автомобилей.

Tesla Model X

Tesla Model X

Сегодня общемировой рынок автомобильной электроники оценен в $35 млрд. В течение следующих шести лет он разрастётся до $54 млрд. Это силовые и логические элементы, контроллеры и процессоры, датчики и камеры, а также связь и передача данных. От простого подключённого к Интернету автомобиля индустрия перейдёт к «интеллектуальному» подключению. Автомобили будущего получат развитые системы слежения за окружающей обстановкой, будут оборудованы интеллектуальными системами помощи водителям и модулями для автономного вождения. Всё это потребует передовой производственной базы, которая есть у немногих компаний, включая GlobalFoundries.

Производственный комплекс GlobalFoundries Fab 8. Фото FinanceFeeds.net

Производственный комплекс GlobalFoundries Fab 8. Фото FinanceFeeds.net

Опираясь на десятилетний опыт в производстве решений для автомобилей, GlobalFoundries заявляет о платформе AutoPro как об одной из самых комплексных в отрасли, предлагая как кремниевые структуры, так и чипы на основе кремния и германия (SiGe). Решения могут выпускаться на монолитных кремниевых пластинах и на пластинах FD-SOI с техпроцессами CMOS и транзисторами FinFET. Кроме прочего, что указывает на приглашение в «клуб почитателей AutoPro» непосредственно автопроизводителей, GlobalFoundries предлагает услуги про проектированию БИС и сервис по упаковке. Иными словами, GlobalFoundries берётся осуществить проект любой сложности от начала до конца с отгрузкой товарных партий чипов заказчику.

Сравненние требований стандарта AEC-Q100 и обычных

Сравнение требований стандарта AEC-Q100 и обычных

Производство автомобильной электроники на мощностях GlobalFoundries сертифицировано в соответствие со стандартом AEC-Q100 на полупроводниковую продукцию для использования в автомобилях. Это, кстати, значительно упрощает заказчикам жизнь, поскольку сертификация готовой продукции будет существенно упрощена. Из открытых партнёров компания называет автопроизводителя компанию Audi и таких производителей электронных компонентов для машин, как компании Silicon Mobility и u-blox. Пока негусто, но лиха беда начало.

Роскосмос внедрит платформу цифрового проектирования

Государственная корпорация Роскосмос вместе с дочерними предприятиями и структурами полностью перейдёт на цифровое проектирование. Об этом сообщает газета «Известия».

Фотографии Роскосмоса

Фотографии Роскосмоса

Суть инициативы заключается в отказе от бумажной документации. В перспективе это должно оптимизировать рабочий процесс, снизить затраты и ускорить обмен информацией между различными структурами.

Инициативу по переходу на цифровое проектирование одобрило Федеральное государственное унитарное предприятие «Центральный научно-исследовательский институт машиностроения» (ФГУП ЦНИИмаш), которое является головным научно-исследовательским институтом госкорпорации Роскосмос.

Предполагается, что введение новой системы снизит себестоимость производимых НПО «Энергомаш» ракетных двигателей и поспособствует росту конкурентоспособности компании.

В частности, как отмечается, в рамках реализации инициативы, НПО «Энергомаш» впервые спроектирует двигатель полностью в «цифре». Речь идёт об агрегате РД-171МВ для новой российской ракеты среднего класса «Союз-5». Даже подлинник конструкторской документации на этот двигатель будет существовать в цифровом виде. 

В России появился первый Центр виртуального проектирования космических кораблей

В Ракетно-космической корпорации «Энергия» сформирован первый в России центр виртуальной реальности (VR), предназначенный для проектирования космической техники.

Новая VR-площадка позволит инженерам и технологам с помощью 3D-очков входить в виртуальный корабль или модуль и работать в искусственно созданном цифровом пространстве с использованием самых современных компьютерных технологий.

В Центре виртуального проектирования разработчики смогут моделировать решения множества задач, включая интеграцию сложного бортового оборудования в интерьер модулей или прокладку кабелей, соединяющих десятки приборов.

VR-площадка располагает тремя графическими станциями и 3D-проектором с экраном. Разработчикам будут доступны 15 комплектов 3D-очков и шлем виртуальной реальности. Таким образом, при необходимости в центре могут одновременно работать до 16 специалистов.

Отмечается, что предлагаемая технология виртуального проектирования не имеет аналогов в нашей стране. Площадка позволит более эффективно создавать перспективные образцы ракетно-космической техники: в частности, говорится об ускорении процесса решения задач и о снижении трудозатрат. 

window-new
Soft
Hard
Тренды 🔥