Теги → 2-нм

TSMC поставила на 2-нм технологию: отказ от FinFET и производство в 2023 или 2024 году

В прошлом году тайваньская компания TSMC начала массивные инвестиции в разработку 2-нм техпроцесса. На тот момент не было никакой ясности в вопросах перехода на 2-нм технологические нормы, но к сегодняшнему дню многое прояснилось. По слухам, компания раскроет официальные планы по освоению 2-нм норм на ближайшей конференции, а пока познакомимся с предварительной информацией.

Эволюция транзисторов (Samsung)

Эволюция транзисторов (Samsung)

Как утверждают тайваньские источники, при переходе на 2-нм техпроцесс компания TSMC поменяет структуру транзистора. Вместо вертикальных рёбер-плавников FinFET, которые она по меркантильным соображениям решила сохранить для 3-нм техпроцесса, 2-нм транзисторы получат всеохватывающий или кольцевой затвор (GAA), который будет опоясывать канал со всех сторон. В случае FinFET, напомним, затвор охватывал транзисторный канал лишь с трёх сторон, поэтому кольцевой затвор GAA должен улучшить токовые характеристики мельчающих транзисторов.

Рисковое производство чипов с нормами 2 нм компания начнёт в 2023 году, что произойдёт через год после начала массового выпуска 3-нм полупроводников. К массовому производству 2-нм решений TSMC приступит в 2024 году. На этом рубеже она рассчитывает по совершенству технологий выпуска чипов наконец-то обойти конкурента — компанию Samsung.

Что касается Samsung, то она сосредоточилась на разработке и внедрении 3-нм техпроцесса. Существует высокая вероятность того, что южнокорейская компания на первых порах пропустит производство с нормами 4 нм, которые значились в её ранних планах. Одно время Samsung даже планировала начать выпуск GAA-транзисторов в рамках 4-нм техпроцесса, но позже перенесла этот пункт на этап внедрения 3-нм технологических норм.

Тем не менее, 3-нм техпроцесс Samsung с GAA-транзисторами окажется существенно прогрессивнее применительно к характеристикам чипов, чем 3-нм техпроцесс TSMC с FinFET-транзисторами. Но аналитики считают, что в долгосрочной перспективе это не поможет Samsung в конкурентной борьбе с TSMC. К примеру, Samsung первой начала использовать в производстве чипов сканеры EUV, но это не помогло ей приблизиться к показателям TSMC. С 3-нм техпроцессом южнокорейский производитель вновь может на время вырваться вперёд, но TSMC планирует обойти его уже на ближайшем повороте ― на этапе перехода на 2-нм нормы производства.

Imec представила идеальный транзистор для 2-нм техпроцесса

Как мы знаем, переход на техпроцесс с нормами 3 нм будет сопровождаться переходом на новую архитектуру транзистора. В терминах компании Samsung, например, это будут транзисторы MBCFET (Multi Bridge Channel FET), у которых транзисторный канал будет выглядеть как несколько расположенных друг над другом каналов в виде наностраниц, окружённых со всех сторон затвором (подробнее см. в архиве наших новостей за 14 марта).

Структура 3-нм транзистора Samsung MBCFET

Структура 3-нм транзистора Samsung MBCFET

По мнению разработчиков из бельгийского центра Imec это прогрессивная, но не идеальная структура транзистора с использованием вертикальных затворов FinFET. Идеальной для техпроцессов с масштабом элементов менее 3 нм будет другая структура транзистора, которую предложили бельгийцы.

В Imec разработали транзистор с раздельными страницами или Forksheet. Это те же вертикальные наностраницы в качестве каналов транзисторов, но разделённые вертикальным диэлектриком. С одной стороны диэлектрика создаётся транзистор с n-каналом, с другой ― с p-каналом. И оба они окружены общим затвором в виде вертикального ребра.

Imec предлагает транзистор с раздельными наностраницами

Imec предлагает транзистор с раздельными наностраницами (Forksheet)

Сократить расстояние на кристалле между транзисторами с разной проводимостью ― вот ещё один главный вызов для дальнейшего снижения масштаба технологического процесса. Моделирование TCAD подтвердило, что транзистор с раздельными страницами обеспечит 20-процентное уменьшение площади кристалла. В общем случае новая архитектура транзистора снизит стандартную высоту логической ячейки до 4,3 треков. Ячейка станет проще, что также относится к изготовлению ячейки памяти SRAM.

Эволюция логической ячейки по мере совершенстования каналов с вертикальными затворами

Эволюция логической ячейки по мере совершенствования каналов с вертикальными затворами

Простой переход от наностраничного транзистора к транзистору с раздельными наностраницами обеспечит рост производительности на 10 % с сохранением потребления или сокращение потребления на 24 % без прироста производительности. Моделирование для 2-нм техпроцесса показало, что ячейка SRAM с использованием раздельных наностраниц обеспечит комбинированное уменьшение площади и повышение производительности до 30 % при разнесении переходов p- и n- до 8 нм.

TSMC анонсировала старт разработки 2-нм техпроцесса

Будущее начинается сегодня. Расхожая фраза, но лучше не скажешь. Компания TSMC начинает новую главу в истории полупроводниковой индустрии. Как сообщает интернет-ресурс TechWeb, один из руководителей TSMC Чжуан Цишоу (Zhuang Zishou) сообщил, что в компании стартовали разработки 2-нм техпроцесса. Предположительно, для коммерческого выпуска 2-нм решений TSMC будет строить новый завод рядом с уже построенным заводом для производства 5-нм чипов в технопарке Синьчжу на Тайване (Hsichu).

Новый завод TSMC Fab 18 для выпуска 5-нм чипов начнёт коммерческое производство в конце текущего года или в первой половине 2020 года. Для запуска программы исследований по 2-нм техпроцессу это не помеха. Параллельно TSMC собирает документацию, необходимую для начала строительства ещё одного завода ― для выпуска полупроводников с 3-нм нормами производства. Это предприятие компания собирается начать строить в первой половине 2020 года, чтобы уже в 2022 году начать выпуск 3-нм продукции. Соответственно, начало строительства завода для выпуска 2-нм изделий TSMC рассчитывает организовать в 2022 году, а коммерческий запуск соответствующих линий должен состояться в 2024-м.

В августе мы можем услышать больше деталей о будущих техпроцессах TSMC, включая 2-нм и 1,4-нм. На конференции Hot Chips по этой теме запланирован один из ключевых докладов, который сделает вице-президент TSMC по разработкам и исследованиям Филипп Вон (Philip Wong). Конкурентом TSMC по освоению техпроцессов с уменьшенными технологическими нормами сегодня является только один производитель ― это компания Samsung. Если судить по заявлениям на профильных мероприятиях, Samsung собирается примерно на два–три квартала опережать TSMC по массовому запуску в производство новых техпроцессов. Для полноценного соревнования двух конкурентов мало, но лучше, чем ничего.

window-new
Soft
Hard
Тренды 🔥