Опрос
|
реклама
Быстрый переход
С каждым нанометром — дороже: себестоимость 2-нм пластин вырастет на 50 % по сравнению с 3-нм
02.06.2025 [11:39],
Алексей Разин
Переход на более «тонкие» техпроцессы сам по себе уже не способен снижать себестоимость полупроводниковой продукции прежними темпами. TSMC в следующем полугодии приступит к массовому производству 2-нм чипов, и одна кремниевая пластина с ними будет обходиться в $30 000. Дальнейшая миграция на новую литографию поднимет стоимость пластины до $45 000. ![]() Источник изображения: ASML Для сравнения, себестоимость одной 300-мм пластины с 3-нм чипами TSMC составляет примерно $20 000. А более старые 5-нм чипы обходились примерно в $16 000 за пластину. То есть можно заметить, что рост стоимости ускорился при переходе от одного поколения техпроцессов к другому. Прогноза касательно себестоимости в $30 000 за 2-нм пластину придерживается тайваньский ресурс Commercial Times. Разработка 2-нм чипа в среднем будет обходиться клиентам TSMC в $725 млн. Но даже рост сопутствующих затрат не заставит компании отказаться от перехода на 2-нм техпроцесс. Ещё в апреле AMD заявила, что компоненты серверных процессоров EPYC семейства Venice будут выпускаться TSMC по 2-нм технологии. В декабре, как ожидается, MediaTek представит свои 2-нм процессоры семейства Dimensity 9600. Apple и Qualcomm в следующем году должны представить свои флагманские чипы (A20/M6 и Snapdragon 8 Elite Gen 3 соответственно), которые также будут выпускаться по 2-нм технологии. Облачные гиганты последуют их примеру, к 2027 году предложив свои 2-нм процессоры: Google представит новый Trillium v8, AWS (Amazon) — Trainium 4, а Microsoft ещё во второй половине 2026 года — свои процессоры Maia 300. Облачным провайдерам важно выпускать современные процессоры собственной разработки, чтобы снизить зависимость от AMD и Nvidia, а также оптимизировать затраты. В текущем году лидером по приросту поставок собственных процессоров станет AWS. По пятам Apple: 2-нм чипы MediaTek будут готовы к производству уже к сентябрю
21.05.2025 [13:32],
Алексей Разин
Для компании MediaTek выставку Computex можно считать домашним мероприятием, поскольку она проходит на Тайване, и имя этого разработчика Arm-совместимых процессоров уже упоминалось в контексте сотрудничества с Nvidia. Как выясняется, MediaTek уже к сентябрю будет располагать цифровыми проектами первых 2-нм чипов, желая не отставать от Apple и Qualcomm. ![]() Источник изображения: MediaTek Разумеется, подобный прогресс будет возможен благодаря сотрудничеству с TSMC, поэтому MediaTek нужно лишь своевременно завершить разработку своих первых 2-нм процессоров. По словам генерального директора Рика Цая (Rick Tsai), компания будет использовать 2-нм техпроцесс при изготовлении массовых изделий. «Мы совершенно точно будем двигаться по этому пути в долгосрочной перспективе. Два нанометра, A14, A16, всё, что будет после этого — MediaTek будет вовлечена», — пояснил глава компании на Computex 2025. Сама TSMC должна начать выпуск 2-нм чипов для клиентов во второй половине текущего года, поэтому MediaTek окажется в числе первых в очереди на использование данной технологии. Для хромбуков Google компания намерена поставлять специальные процессоры, выпускаемые по 3-нм технологии компанией TSMC. Есть у MediaTek и намерение представить собственный чип для серверных систем искусственного интеллекта. Первый опыт в этой сфере компания получит благодаря сотрудничеству с Nvidia в сфере разработки процессоров GB10 для вычислительных систем DGX Spark. По слухам, партнёры также стремятся создать N1X — совместно разработанный процессор для ноутбуков. Кроме того, MediaTek готова предложить свои процессорные ядра для использования совместно с графической подсистемой GeForce RTX в автомобильном сегменте. Предполагается, что соответствующий чип будет выпущен довольно скоро. Сотрудничество с Nvidia в рамках использования интерфейса NVLink Fusion, который был представлен на днях, наверняка материализуется в серийных изделиях MediaTek не ранее 2027 года, как считают отдельные источники. «Последний рубеж транзисторной архитектуры»: TSMC и Intel рассказали о нанолистовых транзисторах
13.12.2024 [13:02],
Геннадий Детинич
На днях на конференции IEDM 2024 в Сан-Франциско компания TSMC впервые официально рассказала о преимуществах перехода на 2-нм транзисторы с круговым затвором Gate-All-Around и нанолистовыми каналами. К выпуску чипов по технологии N2 тайваньский чипмейкер приступит в наступающем году. По сути, нанолисты — это финальная архитектура транзисторов в привычном понимании и она останется актуальной надолго. ![]() Не видите внизу 2-нм транзисторы? А они есть! Источник изображения: TSMC В 2025 году производить чипы на основе 2-нм техпроцесса с наностраничными каналами и круговым затвором начнут также Samsung и Intel. Подобные структуры первой начала выпускать компания Samsung в рамках 3-нм техпроцесса в 2022 году. Для TSMC это станет первым опытом и плодом «более чем четырёхлетнего труда», как признался глава отдела разработчиков компании. Современные транзисторы FinFET представляют собой набор вертикально расположенных транзисторных каналов — рёбер или плавников. Характеристики такого транзистора зависят от количества рёбер у каждого — одного, двух или трёх. Чем больше каналов, тем больше площадь, занимаемая транзистором. Это особенно остро сказывается в случае массивов памяти SRAM. Каждая ячейка такой памяти состоит из шести транзисторов и поэтому плохо поддаётся масштабированию. Между тем, без SRAM не обходятся ни простенькие контроллеры, ни мощные процессоры и ускорители. Перевод транзисторных каналов в горизонтальную плоскость в виде тонких наностраниц сразу улучшает плотность, так как каналы располагаются друг над другом, и неважно, сколько их. От этого занимаемое транзистором место не увеличивается. В частности, переход TSMC от выпуска 3-нм FinFET транзисторов к 2-нм наностраничным увеличивает плотность размещения транзисторов на 15 %, независимо от того, используются ли производительные схемы или энергоэффективные. Выигрыш произойдёт в обоих случаях. Между производительностью и энергоэффективностью придётся выбирать. Если делать ставку на скорость вычислений, прирост от перехода на 2-нм наностраничные транзисторы составит 15 %, а если выбрать низкое потребление, то выигрыш достигнет впечатляющих 30 %. Но это не вся польза от наностраничных каналов. Для FinFET транзисторов нельзя создать транзисторы с 1,5 рёбрами — это как полтора землекопа из известной сказки. Зато в случае наностраничных каналов можно менять их ширину, не говоря о количестве, и проектировать схемы с разнообразными и точно требуемыми параметрами. В компании TSMC технологию изменения ширины наностраниц назвали Nanoflex. Это позволит выпускать на одном кристалле логику с узкими наностраницами, что ограничит их потребление, и вычислительное ядро с транзисторами с широкими наностраницами для пропускания больших токов, что обеспечит производительность, несмотря ни на что. Но особенно заметно от перехода на наностраничные транзисторные каналы выиграет SRAM. При переходе с 4-нм на 3-нм техпроцесс плотность ячеек памяти SRAM выросла всего на 6 %. В случае технологии Nanoflex при переходе от 3-нм на 2-нм техпроцесс плотность ячеек SRAM вырастет на 11 %. Это даст повсеместный выигрыш, утверждают в TSMC. ![]() Источник изображения: Intel Интересно добавить, что на этой же конференции прозвучал доклад компании Intel, которая очертила границы будущего для классических транзисторов и, конкретно, в наностраничном исполнении. «Архитектура наностраниц на самом деле является последним рубежом транзисторной архитектуры, — сказал Ашиш Агравал (Ashish Agrawal), специалист по кремниевым технологиям в исследовательской группе Intel по компонентам схем. — Даже будущие комплементарные FET (CFET) устройства, которые, возможно, появятся в середине 2030-х годов, будут построены из нанолистов. Поэтому важно, чтобы исследователи понимали свои ограничения». Чтобы изучить границы возможного, в Intel создали экспериментальную транзисторную структуру с каналом длиной 6 нм. Чем короче канал, тем выше вероятность утечек через него и тем менее управляемым становится транзистор. Эксперимент показал, что транзисторы с каналами длиной 6 нм и шириной наностраницы 2 нм полностью работоспособны. Это позволит наностраничной транзисторной архитектуре существовать ещё долго, отодвинув переход на двумерные материалы и транзисторы на принципиально иной архитектуре далеко в будущее. Возвращаясь к 2-нм техпроцессу TSMC (а также Samsung и Intel), напомним, что цифра в его названии ничего не говорит о физических размерах транзисторов. В рамках 2-нм техпроцесса транзисторы и транзисторные каналы измеряются десятками нанометров. Поэтому до выставленных Intel границ в эксперименте индустрия будет идти не одну пятилетку. IBM и Rapidus придумали, как сделать 2-нм чипы производительными или энергоэффективными
10.12.2024 [15:07],
Геннадий Детинич
Компании IBM и Rapidus для конференции IEDM 2024 подготовили доклад, в котором сообщили о продвижении к массовому производству 2-нм чипов. Партнёры разработали метод выпуска как высокопроизводительных, так и малопотребляющих модификаций 2-нм чипов. Оба техпроцесса полностью управляемы и до конца десятилетия будут реализованы на практике в Японии на заводе компании Rapidus. ![]() Источник изображения: IBM Компания IBM начала разрабатывать транзисторы с круговым затвором (GAA, Gate-All-Around) на основе стопки транзисторных каналов из наностраниц более 10 лет назад совместно с компанией Samsung. Затем их пути разошлись. Компания Samsung начала самостоятельно развивать идею GAA-транзисторов, а компания IBM два года назад взяла в партнёры японскую компанию Rapidus, которую создали в качестве японского ответа TSMC. Партнёры стремятся к тому, что с 2027 года Rapidus станет центром мирового контрактного производства полупроводников. Такое вполне возможно, если с TSMC вдруг случится что-то непоправимое, а в Тихоокеанском регионе в ближайшие пять лет может произойти много изменений. При переходе на выпуск 2-нм транзисторов все производители, включая IBM и Rapidus, отказались от «плавниковых» транзисторов FinFET. Каналы транзисторов вернули из вертикального положения в горизонтальное и представили их в виде нескольких уровней нанопроводов или наностраниц, расположенных друг над другом в рамках одного транзистора. Каналы получились в виде наноструктур, полностью окружённых затворами. Это позволило сохранить рабочие токи, хотя сами транзисторы стали ещё мельче. Перед компаниями стояла задача массового производства маленьких транзисторов, так, чтобы отдельные компоненты не загрязнялись материалами, предназначенными для других. Компании IBM и Rapidus во многом справились с этой проблемой, а также показали возможность выпускать GAA-транзисторы с несколькими пороговыми напряжениями в каналах: с высокими для малопотребляющей электроники и с низкими для высокопроизводительной. На конференции IEDM 2024 IBM и Rapidus представили технологию выборочного уменьшения слоя (selective layer reductions) — пространства между полупроводниковыми каналами n-типа и p-типа. В зависимости от толщины этого пространства пороговое напряжение будет изменяться от большего к меньшему. Толщина задаётся на этапе производства транзисторов и определяет, каким будет чип — производительным или энергоэффективным. Партнёры представили два варианта техпроцесса: SLR1 и SLR2. Техпроцесс SLR1 обеспечивает высокое значение порогового напряжения, а SLR2 — низкое. Также компании IBM и Rapidus смогли значительно снизить загрязнение изолирующей подложки под транзисторами ионами в процессе плазменной обработки чипов в процессе производства — травления. Кадзуюки Томида (Kazuyuki Tomida), генеральный менеджер Rapidus US, также отметил: «Технология Multi-Vt [мультипороговых напряжений] является важнейшим компонентом нашей архитектуры наностраниц. Совместная публикация этого исследовательского документа с IBM Research на конференции IEDM представляет собой важную веху для Rapidus. Это достижение укрепляет нашу уверенность в реализации нашей цели — производстве на Хоккайдо на нашем передовом полупроводниковом заводе IIM». Японская Rapidus запустит пилотное производство 2-нм чипов уже в 2025 году
20.06.2024 [20:07],
Сергей Сурабекянц
Японский стартап Rapidus планирует открыть пилотное производство 2-нм чипов в апреле 2025 года, сообщил генеральный директор Ацуёси Койке (Atsuyoshi Koike). В освоении передового техпроцесса компании помогает IBM и глобальная научно-исследовательская организация Imec. Инновационная технология обработки пластин должна обеспечить Rapidus конкурентное преимущество перед TSMC и Samsung за счёт сокращения продолжительности производственного цикла. ![]() Источник изображения: Samsung «Если стоимость одинаковая, если я могу обеспечить [время цикла] в два-три раза меньше, чем на обычном заводе, что предпочтёт заказчик? — рассуждает Койке. — Мы недостаточно быстры, чтобы перейти на 2 нм [раньше TSMC], но мы можем наверстать упущенное, потому что у нас есть высокоскоростная обратная связь, позволяющая быстро наращивать темпы». По словам аналитика Albright Stonebridge Group Пола Триоло (Paul Triolo), предсказать успех амбициозного проекта сложно: «У фирмы компетентное руководство, мощная поддержка правительства Японии и уважаемые технологические партнёры, такие как Imec и IBM. Но клиенты должны быть уверены, что передовые технологические процессы, впервые разработанные командой Rapidus-IBM-Imec, способны обеспечить привлекательную производительность и стоимость на одном уровне с мировыми лидерами TSMC и Samsung». Rapidus, в число инвесторов которой входят Sony, Denso, Toyota, SoftBank и Kioxia, потребуется больше внешних инвестиций, чтобы начать коммерческое производство. По оценкам Койке, его компании понадобится в общей сложности 5 триллионов йен (около 31,8 миллиарда долларов). При этом правительство Японии готово предоставить Rapidus субсидии на основе годовых результатов. Компания планирует добавить в список своих партнёров больше разработчиков чипов ИИ, таких как Tenstorrent и Esperanto. Койке заявил, что несколько компаний Кремниевой долины заинтересованы в том, чтобы стать их клиентами, но названия компаний он сообщить отказался. Rapidus планирует производить чипы ИИ для маломощных периферийных вычислений, а также мощные чипы для высокопроизводительных вычислений в центрах обработки данных. Rapidus объединяет процессы производства и упаковки чипов, чем традиционно занимаются отдельные компании. По словам Койке, инженеры этих производств «разделены большой стеной». «Никаких обсуждений. Они говорят на разных языках. Я убрал эту стену в своей компании, чтобы они могли говорить друг с другом», — добавил он. Объединение производства и упаковки теоретически может сократить время цикла. В настоящее время Rapidus разрабатывает методы тестирования признанных годных кристаллов (known good die, KGD) и впервые в полупроводниковой промышленности собирается перейти от проектирования процессов (process design kit, PDK) к проектированию сборки (assembly design kit, ADK). Для строительства завода в городе Титосэ на севере японского острова Хоккайдо Rapidus заключила контракт с Kajima, одной из старейших и крупнейших строительных компаний Японии. По данным Rapidus, сейчас на возведении фабрики работает 2000–3000 сотрудников Kajima, а октябрю на этом проекте будет задействовано около 5000 человек. ![]() Источник изображения: Rapidus Сама компания Rapidus уже наняла более 400 инженеров и планирует ежегодно увеличивать штат ещё на 300 человек. В этом году компания отправит около 200 из них в США для освоения 2-нм технологии, разработанной IBM. Аналитики полагают, что компания столкнётся со значительными проблемами в привлечении персонала, учитывая спрос на квалифицированную рабочую силу в Японии и расширение производственных мощностей конкурентов, таких как TSMC, Western Digital, Micron и Kioxia. Samsung будет выпускать для AMD передовые 3-нм чипы с GAA-транзисторами
01.06.2024 [09:02],
Анжелла Марина
Компания Samsung объявила о расширении стратегического партнерства с американской компанией Advanced Micro Devices (AMD) в области разработки передовой 3-нанометровой технологии производства чипов. Используя более тесные связи с AMD, Samsung стремится обогнать своего главного конкурента, контрактного производителя полупроводников TSMC. ![]() Источник изображения: Samsung Это партнерство позволит компаниям объединить усилия в разработке инновационных решений для производства чипов следующего поколения, которые будут использоваться в высокопроизводительных вычислительных системах, центрах обработки данных, смартфонах и других электронных устройствах. Как сообщает корейское новостное издание KED Globall, в рамках соглашения Samsung, крупнейший в мире производитель микросхем памяти, получит доступ к передовым разработкам AMD в области архитектуры чипов, а AMD, который в свою очередь разрабатывает микропроцессоры и графические процессоры, сможет воспользоваться мощностями Samsung по производству чипов с использованием новейшей 3-нм технологии транзисторов Gate-All-Around (GAA). Данная технология позволяет создавать чипы с рекордной плотностью транзисторов и улучшенными характеристиками производительности. По сравнению с предыдущим поколением 5-нм чипов, 3-нм чипы GAA обеспечивают прирост производительности на 30 %, снижение энергопотребления на 50 % и уменьшение площади чипа на 45 %. В настоящее время Samsung является единственным производителем в мире, который уже запустил 3-нм техпроцесс GAA в коммерческое производство, опередив основного конкурента тайваньскую компанию TSMC. Расширение сотрудничества с AMD позволит Samsung нарастить свою долю на рынке контрактного производства чипов и сократить отставание от TSMC. Известно, что в настоящее время Samsung контролирует около 17 % этого рынка, а TSMC — более 50 %. В дальнейшем Samsung планирует начать массовый выпуск 2-нм чипов на базе технологии GAA в 2025 году, что позволит ей упрочить лидерство в области полупроводниковых технологий. |