Размеры современных процессоров обычно невелики, но крупнейший в мире контрактный производитель полупроводников TSMC разрабатывает новый вариант своей технологии упаковки чипов CoWoS, с помощью которой можно будет создавать конструкции площадью до 9,5 размеров фотомаски (7885 мм²) на подложках размером 120 × 150 мм (18 000 мм²). Производительность таких гигантов в 40 раз превысит показатели современных процессоров. Но и это не предел.

Источник изображений: TSMC

Практически все современные высокопроизводительные процессоры, предназначенные для работы в центрах обработки данных, уже имеют многочиплетное строение. С ростом спроса на более быстрые решения разработчики стремятся интегрировать в свои системы ещё больше кремния. Стремясь удовлетворить этот спрос, TSMC расширяет свои возможности по упаковке чипов и делает их ещё крупнее. На своём мероприятии North American Technology Symposium компания продемонстрировала дорожную карту 3DFabric: интерпозеры вырастут далеко за рамки возможностей современных технологий.

Актуальная версия технологии упаковки TSMC CoWoS позволяет применять интерпозеры площадью до 2831 мм² — это в три раза больше предельного размера фотомаски: стандарт сверхжёсткой ультрафиолетовой литографии (EUV) составляет 858 мм², а TSMC использует 830 мм². Этого предела уже достигли ускорители искусственного интеллекта AMD Instinct MI300X и NVIDIA B200 с двумя большими логическими чиплетами и восемью стеками памяти HBM3 или HBM3E. Однако для будущих процессоров этого уже недостаточно. В следующем году или немного позже TSMC представит новую технологию упаковки CoWoS-L с поддержкой интерпозеров площадью до 4719 мм² — это примерно в 5,5 раза больше стандартной площади фотомаски. Такая упаковка будет включать до 12 стеков памяти и потребует более крупной подложки размером 100 × 100 мм (10 000 мм²). Решения, построенные на такой архитектуре, позволят втрое повысить вычислительную производительность по сравнению с текущими разработками. Этого хватит, например, для ускорителей NVIDIA Rubin с 12 стеками HBM4, но наращивание мощности потребуется и в дальнейшем.

В перспективе TSMC намерена предложить клиентам интерпозеры площадью до 7885 мм² — в 9,5 раза больше максимально возможной фотомаски, — размещаемые на подложке размером 120 × 150 мм. Для сравнения, стандартный размер коробки для компакт-диска составляет примерно 125 × 142 мм. В прошлом году компания говорила о многочиплетных конструкциях размером 120 × 120 мм (примерно в восемь раз больше фотомаски), и рост этого показателя, по-видимому, отражает потребности клиентов. Такая конструкция будет включать четыре компонента с вертикальной установкой кристаллов SoIC (например, кристалл N2 или A16 поверх логики N3), двенадцать стеков HBM4 и дополнительные кристаллы ввода-вывода.

У TSMC есть клиенты, которым требуется максимально возможная производительность, и они готовы за неё платить. Для них компания предлагает технологию System-on-Wafer (SoW) — производство чипов размером с кремниевую пластину. Пока этой возможностью воспользовались только Cerebras и Tesla, но в TSMC уверены, что к ним присоединятся и другие клиенты. Обновлённая технология SoW-X, основанная на CoWoS, позволит создавать многокристальные ИИ-ускорители размером с полупроводниковую пластину, на которую можно будет установить HBM-память и оптические соединения. Внедрение SoW-X запланировано на 2027 год.

Процессоры размером в 9,5 площадей маски или даже размером с пластину требуют значительных усилий в производстве и сборке. Одним из главных вопросов остаётся подача питания: такие чипы требуют киловаттных мощностей и высокого тока. Производителям серверов становится всё сложнее решать эту проблему самостоятельно, поэтому справляться с ней придётся на уровне системы. TSMC предлагает интегрировать в корпуса CoWoS-L с интерпозерами RDL (Redistribution Layer) монолитные интегральные схемы управления питанием (PMIC) со сквозными вертикальными межсоединениями (TSV), изготовленные по технологии N16 FinFET, и встроенные на пластине индукторы. Это позволит прокладывать питание через подложку, сократив расстояние между источниками питания и активными кристаллами, что, в свою очередь, уменьшит паразитное сопротивление и улучшит целостность питания в системе.

PMIC, изготовленные с использованием технологии N16, позволяют точнее контролировать подачу питания к процессорам, утверждает TSMC. Это особенно важно в условиях многоядерных и многокристальных конструкций, где рабочие нагрузки могут меняться быстро, но необходимо поддерживать стабильную работу системы. Схема обеспечивает тонкую регулировку при динамическом масштабировании напряжения (DVS) с заданной величиной тока; по сравнению с традиционными подходами плотность подачи мощности возрастает пятикратно. Встроенные в интерпозер или кремниевую подложку глубокотраншейные конденсаторы (eDTC/DTC) обеспечивают высокую плотность развязки до 2500 нФ/мм² и повышают стабильность питания вблизи кристалла, обеспечивая его надёжную работу даже при быстрых изменениях нагрузки. Такая схема повышает эффективность DVS и улучшает переходные характеристики — оба эти фактора крайне важны для управления энергоэффективностью в сложных многоядерных и многокристальных системах. Подход TSMC отражает сдвиг в сторону оптимизации на уровне системы: подача питания теперь рассматривается как неотъемлемая часть кремния, упаковки и всей конструкции, а не отдельная функция каждого компонента.

Увеличение размеров интерпозера повлечёт последствия для проектирования системы — в частности, с точки зрения форм-фактора упаковки. Подложка размером 100 × 100 мм почти достигает предела формата OAM 2.0 (102 × 165 мм); перспективная подложка 120 × 150 мм уже превышает его, и, вероятно, потребуется внедрение новых стандартов для упаковки модулей и компоновки плат. Кроме того, такие системы в упаковке (System-in-Package, SiP) выделяют огромное количество тепла. Для решения этой проблемы производители уже изучают новые методы охлаждения, включая прямое жидкостное охлаждение, которое применяет NVIDIA в GB200/GB300 NVL72, а также технологии иммерсионного охлаждения, которые помогут справиться с тепловыделением процессоров мощностью в несколько киловатт. И эту задачу TSMC не сможет решить на уровне чипа или SiP — по крайней мере, пока.

TSMC анонсировала 1,4-нм техпроцесс A14 на транзисторах Gate-All-Around (GAA) второго поколения. Технология обеспечит прирост производительности на 10–15 % при том же энергопотреблении, а также снижение потребляемой мощности на 25–30 % при сохранении частоты и логической сложности по сравнению с 2-нм N2. Плотность логических элементов повысится на 23 %, а общая плотность транзисторов в условиях смешанного проектирования — 20 %. Массовое производство запланировано на 2028 год, а версия с подачей питания с обратной стороны чипа дебютирует в 2029 году.

Источник изображения: TSMC

Во время Североамериканского технологического симпозиума, компания TSMC сообщила, что A14 — это новый техпроцесс, разработанный с нуля, так что для него не подойдут дизайны чипов, спроектированные для предыдущих техпроцессов. Новая технология построена на транзисторах с нанолистами (nanosheets) второго поколения, произведённых с использованием новейшей технологии GAA. Это отличает его от техпроцесса N2P, основанного на платформе N2, и от A16, представляющего собой улучшенный N2P с системой подачи питания с обратной стороны (Backside Power Delivery — BSPDN). В отличие от A16, базовая версия A14 не поддерживает архитектуру Super Power Rail. Это снижает стоимость, но ограничивает применение технологии в сценариях, где требуется высокая плотность разводки электропитания. Однако отсутствие BSPDN делает A14 целесообразным выбором для тех приложений, в которых преимущества этой технологии минимальны или не проявляются.

Ключевые характеристики техпроцесса A14 компании TSMC по сравнению с N2. Источник изображения: TSMC

Несмотря на отсутствие BSPDN, техпроцесс A14 сохраняет высокую эффективность благодаря использованию транзисторов с нанолистами второго поколения. Одним из ключевых компонентов технологии является NanoFlex Pro — усовершенствованная архитектура стандартных ячеек, предоставляющая разработчикам гибкость при конфигурировании логических блоков с учётом трёх важных метрик: производительности, энергопотребления и площади кристалла (Power, Performance, Area — PPA). Хотя компания не раскрывает технических отличий NanoFlex Pro от предыдущей версии NanoFlex, можно предположить, что речь идёт о расширенных возможностях DTCO — совместной оптимизации проектирования и технологии — а также более точной настройке на уровне ячеек и транзисторов.

Дорожная карта развития технологических узлов TSMC в сегментах High-end и Mainstream на 2020–2028 годы. Источник изображения: TSMC

TSMC ожидает, что массовое производство чипов по технологии A14 начнётся в 2028 году. При этом компания пока не уточнила, в каком полугодии начнётся серийный выпуск этих чипов. Учитывая, что массовое производство по техпроцессам N2P и A16 начнётся во второй половине 2026 года, можно предположить, что производство чипов по технологии A14 будет приурочено к первой половине 2028 года. Версия A14 с архитектурой Super Power Rail (SPR) — системой подачи питания с обратной стороны микросхемы (BSPDN) — ожидается в 2029 году. Хотя официальное название этой модификации пока не объявлено, вероятно, оно будет соответствовать принятой номенклатуре TSMC и получит обозначение A14P.

* Плотность транзисторов, опубликованная компанией TSMC, соответствует «смешанному» дизайну кристалла, включающему 50 % логических элементов, 30 % ячеек SRAM и 20 % аналоговых блоков. ** При сравнении на одинаковой площади кристалла. *** При сравнении на одинаковой тактовой частоте. Источник изображения: Tom's Hardware

Особенностью A14 остаётся использование системы подачи питания с лицевой стороны, аналогичной применяемой в техпроцессах N2 и N2P. Это делает архитектуру особенно уместной в клиентских и специализированных вычислительных задачах, где не требуется высокоплотная разводка линий питания, но критичны энергоэффективность и масштабируемость.

По информации TSMC, техпроцесс A14 ориентирован на широкий спектр применений, включая клиентские устройства и задачи периферийных вычислений, где важна высокая производительность при ограничениях по энергопотреблению и площади кристалла. Благодаря архитектурным особенностям и параметрам, технология A14 обеспечивает сбалансированность по ключевым метрикам PPA в различных сценариях проектирования.

В апреле 2025 года на технологическом симпозиуме в Северной Америке компания TSMC объявила, что начала серийное производство чипов по техпроцессу N3P ещё в IV квартале 2024 года. Эта 3-нм платформа третьего поколения сохраняет полную совместимость с дизайнами чипов для прежней версии 3-нм техпроцесса и ориентирована на задачи, где критичны высокая производительность и экономичное энергопотребление — от пользовательских устройств до центров обработки данных.

Источник изображения: TSMC

Технология N3P представляет собой оптическое сжатие предыдущего техпроцесса N3E. Сохраняя прежние правила проектирования и совместимость с блоками чипов, она обеспечивает прирост производительности до 5 % при неизменном уровне утечки токов либо снижение энергопотребления на 5–10 % при тех же частотах. Кроме того, в схемах со стандартной пропорцией логических, SRAM и аналоговых элементов (50 %, 30 % и 20 % соответственно), N3P даёт прирост плотности транзисторов на 4 %.

Повышение плотности интеграции в N3P достигнуто за счёт улучшения оптических параметров литографического процесса, а не изменений в проектных нормах, что способствует более эффективному масштабированию всех функциональных структур микросхемы. Это преимущество особенно проявляется в проектах с преобладанием памяти SRAM, где критична высокая плотность интеграции. В настоящее время техпроцесс применяется для выполнения производственных заказов ключевых клиентов компании.

TSMC уточняет, что развитие 3-нм линейки техпроцессов не ограничивается узлом N3P. Следующим этапом станет 3-нм техпроцесс N3X, массовое производство которого запланировано на II полугодие 2025 года. Эта версия ориентирована на достижение максимальных тактовых частот и, согласно внутренним оценкам компании, обеспечивает увеличение максимальной производительности на 5 % при фиксированном энергопотреблении либо позволяет снизить энергопотребление на 7 % при неизменной частоте по сравнению с N3P.

* Плотность чипа, опубликованная TSMC, отражает «смешанную» структуру чипа, состоящую из 50 % логических элементов, 30 % памяти SRAM и 20 % аналоговых блоков. ** При одинаковой площади. *** При одинаковой тактовой частоте. Источник изображения: Tom's Hardware

Ключевое отличие техпроцесса N3X — поддержка напряжения питания до 1,2 вольт, что является аномально высоким значением для 3-нм технологического узла. Это позволяет микросхемам достигать максимальной тактовой частоты (Fmax), что особенно важно для процессоров клиентского сегмента. Однако такая возможность сопряжена с серьёзными технологическими ограничениями: мощность, обусловленная токами утечки, может возрасти до 250 %. Поэтому при проектировании микросхем на базе N3X требуется инженерный компромисс между производительностью и тепловыми параметрами устройства.

Старший вице-президент по развитию бизнеса и глобальным продажам, а также заместитель операционного директора TSMC Кевин Чжан (Kevin Zhang) отметил, что компания продолжает оптимизировать свои техпроцессы даже после их перехода к массовому производству. По его словам, переход на новый технологический узел требует от клиентов значительных инвестиций, включая разработку чипов в рамках экосистемы. Поэтому стратегия TSMC направлена на непрерывную оптимизацию уже внедрённых техпроцессов, чтобы клиенты могли дольше сохранять эффективность ранее сделанных вложений.

TSMC традиционно выпускает несколько итераций одного технологического узла в рамках единого комплекта разработки — Process Development Kit (PDK). Примером служат серии техпроцессов N5 и N4, включающие, соответственно, N5P и версии N4P и N4C. Такой подход позволяет компании максимально эффективно использовать дорогостоящее технологическое оборудование, а клиентам — снижать затраты за счёт повторного использования IP-блоков. Узлы N3P и N3X органично продолжают эту стратегию в рамках 3-нм семейства техпроцессов.

Несмотря на активное внимание к перспективным 2-нм техпроцессам, основанным на транзисторах с полным затвором (GAA), основная масса процессоров для клиентских устройств, которые выйдут на рынок в ближайшие кварталы, будет производиться с использованием техпроцессов семейства N3. К числу таких решений относятся смартфоны, планшеты и компьютеры новых поколений, запуск которых ожидается в 2025 году и позднее.

Как отмечалось накануне, аналитики ожидали от SK hynix роста квартальной выручки на 38 % и операционной прибыли на 129 %, но фактические объявленные этим южнокорейским производителем памяти показатели роста оказались выше. Выручка компании выросла в прошлом квартале на 42 %, а операционная прибыль увеличилась на 158 %.

Источник изображения: SK hynix

В абсолютном измерении выручка SK hynix достигла $12,36 млрд, а операционная прибыль выросла до $5,2 млрд. В последовательном сравнении наблюдалась отрицательная динамика, но она в целом характерна для перехода от четвёртого квартала к первому. Выручка SK hynix последовательно снизилась на 11 %, а операционная прибыль просела на 8 % после того, как в четвёртом квартале был установлен рекорд по соответствующему финансовому показателю. Результаты первого квартала не стали рекордными, но они уступили лишь итогам четвёртого квартала прошлого года.

Представители компании пояснили, что динамика прибыли в первом квартале отобразила её успехи в сфере реализации памяти для сегмента искусственного интеллекта. По мнению производителя, расходы участников рынка систем ИИ на развитие инфраструктуры продолжат расти, поскольку сохраняется спрос на создание «суверенных проектов» в этой сфере со стороны властей крупных стран. При этом в SK hynix подчёркивают, что геополитическая нестабильность создаст волатильность спроса во второй половине текущего года. Это не помешало компании сохранить свой прогноз по удвоению спроса на HBM по итогам всего 2025 года, поскольку соглашения на поставку соответствующей продукции в этом периоде были заключены ещё за год до этого. Развитие ИИ в сегменте смартфонов, по мнению руководства, подтолкнёт потребителей к обновлению своих устройств на содержащие более производительные чипы памяти.

Немецкий автопроизводитель BMW планирует начать внедрение ИИ, разработанного китайским стартапом DeepSeek, в новые модели автомобилей, предназначенные для китайского рынка, начиная с конца текущего года.

Источник изображения: Thai Nguyen / Unsplash

Об этом сообщил генеральный директор компании, Оливер Ципсе (Oliver Zipse), в ходе автосалона в Шанхае: «Ключевые достижения в области искусственного интеллекта происходят сегодня именно здесь. Мы укрепляем партнёрские связи в сфере ИИ с целью интеграции этих технологий в наши автомобили, выпускаемые для Китая. Начиная с конца этого года, мы начнём внедрение искусственного интеллекта DeepSeek в новые автомобили, предназначенные для китайского рынка».

Компания GS Nanotech, входящая в состав холдинга GS Group, осуществила корпусирование опытной партии микросхем на подложках из 26 слоёв, что стало первым в России опытом сборки микросхем такой сложности. Крупные зарубежные вендоры уже освоили корпусирование на подложках из 50 слоёв, но в России прежде производители работали с подложками до 16 слоёв.

Источник изображения: gsnanotech.ru

Для успешного выполнения задачи по корпусированию такого уровня специалисты GS Nanotech совместно с заказчиком в лице компании Malt System создали специальную подложку из 26 слоёв. В дополнение к этому они разработали технологию установки восьми кристаллов в один корпус методом flip-chip с дополнительным монтажом более 200 SMD-компонентов. В компании освоенную технологию называют «корпусированием мирового уровня». Отмечается, что выход годных чипов опытной партии составил 100 %.

«Корпусирование микросхем такого уровня стало вызовом для компании, ведь до нас никто не корпусировал микросхемы такого порядка. Но благодаря наработанным компетенциям мы успешно справились с этой задачей», — прокомментировал данный вопрос гендиректор GS Nanotech Сергей Пластинин.

Научный руководитель Malt System Сергей Елизаров рассказал, что выбор GS Nanotech в качестве подрядчика был неслучайным, поскольку совместная работа позволила достичь того, что «практически невозможно реализовать, например, при сотрудничестве с китайскими компаниями — наладить полноценную кооперацию и получать быструю и технически грамотную обратную связь». Он также добавил, что сотрудники GS Nanotech занимались проектированием, изготовлением подложки и корпусированием микросхем, тогда как специалисты Malt System осуществляли моделирование всех промежуточных версий, своевременно выдавая замечания по топологии и дизайну подложки. Они также занимались тестированием подложки и собранной микросхемы.

Аналитический отчёт ETO Джорджтаунского университета в Вашингтоне (Georgetown University) о состоянии дел с исследованиями в области производства чипов следующего поколения показал неприглядную для США картину: Китай стал абсолютным лидером в сфере разработок. При подавляющем большинстве наиболее цитируемых работ китайских университетов, в отчёте нет ни одного упоминания о работах учебных заведений из США.

Источник изображения: Henry Wong/SCMP

Рапорт Emerging Technology Observatory (ETO) охватывает период с 2018 по 2023 годы. Он не затрагивает патенты и внутренние исследования компаний. Документ анализирует научные работы, посвящённые глобальным или фундаментальным исследованиям в области производства полупроводников следующего поколения. Иными словами, тем работам, которые буквально нацелены на завтрашний и послезавтрашний день. Например, это разработки нейронных архитектур, подобных структуре человеческого мозга, и оптические вычисления.

Отдельно аналитики делают вывод, что у США есть только один вариант давления на Китай — это экспортные ограничения. На каком-то этапе это может помочь выиграть полупроводниковую гонку у Китая, однако в долгосрочной перспективе позиция США крайне слабая и неустойчивая. Помимо прочего, экспортные ограничения со стороны США заставляют Китай активизировать усилия в сфере передовых разработок.

В частности, в рапорте ETO указано, что за отчётный период девять из десяти наиболее масштабных англоязычных работ в области полупроводников были опубликованы китайскими институтами и университетами, а восемь китайских университетов входят в топ-10 по статьям, которые попадают в 10 % самых цитируемых ежегодно за этот период.

Только два научных учреждения из других стран попали в эти два списка: Национальный центр научных исследований (Centre National de la Recherche Scientifique) во Франции занял третье место по общему количеству опубликованных статей и 10-е место по количеству цитирований; Национальный университет Сингапура (National University of Singapore) занял девятое место по числу наиболее цитируемых исследований. Ни одно учреждение из Соединённых Штатов не вошло в топ-10 по общему количеству опубликованных статей или по числу наиболее цитируемых статей.

Список лидирующих в рапорте ETO научных организаций возглавила Китайская академия наук (Chinese Academy of Sciences). Это целая сеть с институтами по всему Китаю и, похоже, крупнейшая исследовательская организация в мире. Академия лидирует как по общему количеству опубликованных статей, так и по числу наиболее цитируемых статей, опубликованных с 2018 по 2023 год. За этот период CAS опубликовала более 14 300 статей, связанных с чипами, из которых более 3400 были включены в список наиболее цитируемых статей.

Одна из команд Пекинского университета. Источник изображения: Xinhua

Одним из самых популярных направлений исследований в CAS являются нейроморфные вычисления, которые призваны имитировать человеческий мозг и могут революционизировать дизайн чипов, обещая более адаптивную и эффективную обработку данных. Собственно, CAS возглавила рейтинг ETO в области, включающей нейроморфные вычисления.

Новым достижением под эгидой CAS стала разработка первого в мире микрочипа на основе углерода, который может выполнять задачи искусственного интеллекта. В январской статье, опубликованной в журнале Science Advances, говорится, что чипы на транзисторах из углеродных нанотрубок могут обрабатывать данные не только в единицах и нулях, как большинство современных электронных устройств, но и использовать третье значение. Эта троичная логическая система может обеспечить более быстрые вычисления с меньшими затратами энергии.

Второе место в списке ETO по общему количеству опубликованных статей о разработке и изготовлении чипов (около 7850) занял Университет Китайской академии наук (UCAS). Это государственный университет в Пекине, входящий в состав CAS. Он также стал вторым по количеству наиболее цитируемых статей (около 1750 статей). Это заведение также вошло в топ-10 отчёта ETO в сфере исследований в области нейроморфных вычислений и устройств. Четвёртое место в списке наиболее цитируемых статей о чипах заняла работа CAS и UCAS о методе структурного анализа, применённого к графеновым материалам (опубликована в 2018 году в Chemical Society Reviews).

Университет Цинхуа в Пекине (Tsinghua University) — один из двух ведущих университетов Китая, входящий в число 20 лучших университетов мира — по опубликованным исследованиям в области чипов с почти 4650 статьями занял пятое место в списке ETO и третье место в списке самых цитируемых статей с почти 1280 статьями. С 2020 года в университете работает вернувшийся из США учёный Сунь Нан (Sun Nan), который помог создать в Китае более 50 ультрасовременных чипов для транспорта и энергетики. Также этот специалист работает над локализацией производства чипов в Китае.

Университет Цинхуа занял четвёртое место в списке топ-10 ETO по исследованиям, которые включают в себя глубокое обучение и исследования на основе нейронных сетей, а также в 2023 году разработал местный аналог мемристора.

Расположенный в Чэнду (в провинции Сычуань) и спонсируемый Министерством промышленности и информационных технологий Университет электронных наук и технологий Китая (UESTC) занял четвёртое место в списке ETO по общему количеству статей, опубликовав почти 5240 статей. В частности, исследователи UESTC добились прогресса в создании квантового чипа, впервые использовав обычный полупроводник для создания квантового источника света. Кроме того, университет вместе с компанией Huawei Technologies работает над улучшением приёмников для радаров.

Один из старейших в Китае Нанкинский университет (Nanjing University) занял шестое место в списке ETO по исследованиям в области чипов, опубликовав за отчётный период около 4250 научных работ. Он занял четвёртое место в списке самых цитируемых статей с 930 работами. Опубликованная учёными университета в журнале Nature в 2018 году статья по проектированию и изготовлению чипов стала самой цитируемой с 2018 по 2023 год (2043 цитаты). Нанкинский университет по версии ETO также вошёл в топ-10 по количеству опубликованных исследований в области квантовых вычислений и квантовых процессоров.

Хуачжунский университет науки и технологий (HUST) в Ухане занял восьмое место в списке ETO по количеству опубликованных статей, набрав за этот период чуть более 3660 работ. Он занял пятое место по количеству наиболее цитируемых статей, число которых приблизилось к 890. В 2023 году в университет из США вернулся инженер Ван Хуанью (Wang Huanyu), отработавший около двух лет в центре разработок Apple.

Чжэцзянский университет (Zhejiang University) занял девятое место в списке ETO по количеству опубликованных исследований (около 3580 статей) и шестое место по количеству наиболее цитируемых статей (почти 870 статей). Университет также занимает верхние позиции в двух областях исследований, связанных с фотоникой — разделом оптики, который использует энергию света с помощью фотонов для различных применений.

Фотонные чипы используют свет или фотоны, а не электроны, для обработки и передачи информации, которая распространяется быстрее и, следовательно, может привести к повышению скорости передачи данных. По данным ETO, фотоника всё чаще используется для создания высокоскоростных сетей и передачи данных между процессорами.

Пекинский университет, входящий в число 20 лучших университетов мира и один из двух лучших университетов Китая, занял 10-е место в списке ETO по общему количеству опубликованных статей (около 3440 статей). Пекинский университет занял восьмое место по количеству наиболее цитируемых статей — 810.

Созданный в Китае без передовых литографов самый быстрый транзистор в мире

В феврале команда из Пекинского университета под руководством Пэн Хайлиня (Peng Hailin ) заявила, что ей удалось превзойти ограничения в производительности чипов с помощью 2D-транзистора собственной разработки, который превосходит по производительности самые передовые устройства аналогичного уровня от Intel, TSMC и Samsung при одинаковых условиях эксплуатации.

Они заявили, что их устройство может быть изготовлено с использованием существующих технологий обработки и без использования кремния. Это важно для Китая, поскольку в настоящее время он не может производить самые современные транзисторы на основе кремния из-за санкций, введённых США.

Современный рынок памяти устроен таким образом, что микросхемы уже устоявшихся со временем стандартов начинают выпускать китайские компании, после чего цены снижаются до такого уровня, что крупным игрокам рынка производить их становится невыгодно. Samsung в подобных условиях предпочитает свернуть выпуск микросхем типа LPDDR4.

Источник изображения: Samsung Electronics

Об этом сообщает Commercial Times со ссылкой на уведомление, полученное клиентами компании Samsung Electronics. Поставки микросхем LPDDR4 ёмкостью 8 Гбит, которые производятся по техпроцессу класса 1z, компания начинает сворачивать в текущем месяце. Заказать их можно будет до июня текущего года, а в октябре будет отгружена последняя партия. Выпускать такую память Samsung теперь просто невыгодно, поскольку китайские конкуренты вроде CXMT предлагают её в приличных количествах по более низким ценам. Samsung предпочитает сосредоточиться на более выгодных микросхемах типа LPDDR5 и HBM.

Тайваньские производители памяти типа Winbond Electronics и Nanya Semiconductor пока сосредоточены на выпуске именно DDR4, поэтому решение Samsung освободить этот сегмент рынка пойдёт им на пользу. Пошлины в США также могли оказать влияние на решение Samsung. Хотя полупроводниковая продукция как таковая от повышенных пошлин пока освобождена, спрос на готовые электронные устройства на местном рынке из-за вызванного новыми тарифами роста цен должен снизиться, а потому рынок США становится для Samsung менее интересным в отсутствие локализованного производства.

По некоторым оценкам, спрос на микросхемы памяти в текущем году не вырастет на 12,8 %, как планировалось до введения Трампом повышенных пошлин, а от силы увеличится на 4,8 %. Пессимистичный же вариант сценария предполагает рост спроса только на 3,5 %. В сегменте NAND отпускные цены уже близки к себестоимости, поэтому производители постараются сократить объём предложения на 10–20 %, что окажет определённую поддержку уровню цен.

Для Samsung, как отмечают китайские источники, сегмент HBM не сможет оставаться «тихой гаванью» вечно, поскольку производители из Китая к 2026 году надеются освоить выпуск HBM3, а к 2027 году перейти на HBM3E. Эта память нужна местным разработчикам ускорителей для систем искусственного интеллекта.

Сама идея использования стекла в качестве материала для определённых видов электронных компонентов не так нова, даже если не учитывать отрасль по производству ЖК-панелей. Японская компания Nippon Electric Glass рассчитывает наладить поставки крупных стеклянных подложек для многокристальных чипов со следующего года, они помогут создавать новые ускорители для систем ИИ.

Источник изображения: Nippon Electric Glass

Производитель начнёт снабжать образцами стеклянных подложек размером 510 × 510 мм своих клиентов со следующего года. До сих пор компания специализировалась на выпуске стекла для упаковок, в которых хранятся полупроводниковые компоненты, но теперь она готова предложить свои материалы непосредственно для производства чипов. К 2028 году она собирается увеличить размеры подложек до 600 мм по каждой из сторон.

Преимущество стеклянных подложек, как считает производитель, заключается в более высокой устойчивости к воздействию высоких температур по сравнению с современными пластиковыми. Кроме того, стеклянная подложка банально жёстче пластиковой. В стеклянной подложке для монтажа чиплетов необходимо проделывать тончайшие отверстия, Nippon Electric Glass научилась делать это при помощи углекислотных лазеров. Сами стеклянные подложки можно изготавливать почти на том же оборудовании, что и панели дисплеев, поэтому техническое перевооружение не будет слишком сложным и затратным. Конкуренты нередко предлагают проделывать отверстия в стеклянной подложке методом химического травления с использованием составов, провоцирующих коррозию металлов. В этом сегменте рынка пытаются закрепиться компании AGC и Dai Nippon Printing, поэтому Nippon Electric Glass не является единственным игроком рынка, претендующим на внимание производителей сложных с точки зрения компоновки чипов.

Компания также разрабатывает гибридный вариант подложки из стекла и керамики, который будет отличаться повышенной прочностью. Образцы таких подложек в типоразмере более 500 мм начнут поставляться клиентам до конца текущего года. Компания Intel об использовании стеклянных подложек заговорила ещё в 2023 году, предрекая переход на них участников отрасли во второй половине текущего десятилетия. Соответственно, подобные материалы будут пользоваться спросом на рынке.

В 1965 году один из основателей корпорации Intel Гордон Мур (Gordon Moore) в своей статье в одном из отраслевых изданий сделал предсказание о способности полупроводниковой промышленности удваивать количество транзисторов на кристалле фиксированной площади каждые два года. В этом году этому эмпирическому правилу исполнилось 60 лет, и отступать от него производители чипов не собираются.

Источник изображения: ASML

Компания ASML, которая снабжает производителей полупроводниковых компонентов литографическим оборудованием, о годовщине данного эмпирического правила напомнила на своём канале YouTube, опубликовав выдержку из архивного интервью с самим Гордоном Муром, который ушёл из жизни пару лет назад.

На видео он вспоминает обстоятельства, при которых закон его имени был сформулирован в далёком 1965 году. Наблюдать за динамикой увеличения количества транзисторов в составе полупроводниковых компонентов Мур начал с 1959 года, и для своей статьи в журнале сформулировал предположение, что в период с 1965 по 1975 годы количество транзисторов в структуре чипов будет удваиваться каждые два года без существенного увеличения себестоимости. Последнее условие является важным, поскольку определяет экономические основы развития полупроводниковой отрасли.

Как отметил Мур, в 1975 году он сверил хронику развития отрасли со своим предсказанием и был очень удивлён, насколько точным оно оказалось. Основанное на наблюдениях умозаключение, по его словам, в дальнейшем чудесным образом стало определять темпы развития полупроводниковой отрасли. Литографическое оборудование играет в этом процессе очень важную роль, поскольку позволяет уменьшать размеры полупроводниковых элементов, отодвигая физические барьеры миниатюризации всё дальше и дальше. В конце интервью Гордон Мур благодарит ASML за этот прогресс и желает компании удачи.

В тексте годового отчёта публичные компании обычно оценивают риски, которые способны существенно влиять на их бизнес, тайваньская TSMC не стала исключением. По её словам, собственные масштабы бизнеса по контрактному выпуску чипов не позволяют ей достоверно контролировать конечное использование всей продукции, а потому вводимые властями США экспортные ограничения на практике не очень эффективны.

Источник изображения: TSMC

Напомним, что в прошлом году канадские эксперты из TechInsights установили, будто Huawei Technologies могла получить от TSMC через подставного заказчика Sophgo запрещённые санкциями 7-нм компоненты, которые смогла использовать в собственных ускорителях вычислений Ascend для систем искусственного интеллекта. Подобные подозрения привели к введению США санкций в отношении компании Sophgo.

Искреннего желания TSMC помочь американским регуляторам в расследовании предполагаемых «контрабандных» поставок оказалось мало. Тайваньский производитель был вынужден признать, что не способен в полной мере контролировать судьбу каждого выпущенного компонента. «Несмотря на усилия TSMC по следованию всем правилам экспортного контроля и санкциям, нельзя гарантировать, что деловая активность компании не будет признана несоответствующей положениям закона и правил экспортного контроля», — говорится в годовом отчёте компании.

Упоминает TSMC в отчёте и о возможном негативном влиянии на свой бизнес повышенных таможенных пошлин в США, вводимых Трампом. Рост цен на продукцию компании на местном рынке может существенно снизить спрос и её выручку, тем самым поставив под угрозу развитие бизнеса и освоение новых технологий в дальнейшем. Санкции США могут не только повлиять на способность TSMC поставлять свою продукцию в определённые страны, но и вызвать ответные меры, которые приведут к трудностям в закупке сырья и оборудования, необходимого для производства чипов. TSMC относит к угрозам для своего бизнеса не только потенциальные штрафы за нарушение санкций, но и утрату доступа к субсидиям на строительство своих предприятий в других странах. Пока бизнес компании, впрочем, не успел серьёзно пострадать от усиленных мер экспортного контроля и ответных действий заинтересованных сторон, как отмечается в отчёте TSMC.

В середине этого месяца глава AMD Лиза Су (Lisa Su) отправилась на Тайвань для публичной демонстрации кремниевой пластины с 2-нм чипами, которые выпущены TSMC, но будут использоваться в составе процессоров EPYC пятого поколения. Intel подобные заявления делать не будет в силу ряда причин, но и она уже получает от TSMC образцы 2-нм чипов. Массовое производство 2-нм чипов TSMC намерена запустить позже в этом году.

Источник изображения: Intel

Во всяком случае, в этом убеждены цитируемые Economic Daily News источники. Пробные партии 2-нм компонентов для нужд Intel компания TSMC уже начала выпускать на своём предприятии в Синьчжу, как поясняют источники. Американский производитель намерен наладить выпуск обширного ассортимента продукции по собственной технологии Intel 18A, но это не значит, что от сотрудничества с TSMC нужно отказаться. Последняя уже пару лет активно снабжает Intel полупроводниковыми компонентами массовых процессоров данной марки потребительского класса. В целом, Intel считает вполне рациональным от 25 до 30 % своей продукции получать от подрядчиков, ибо это имеет экономический смысл.

Представители Intel и TSMC данную новость Economic Daily News предсказуемо комментировать отказались. При этом поставки компанией TSMC для нужд Intel компонентов процессоров Lunar Lake и Arrow Lake секретом не являются, но они изготавливаются по более зрелым техпроцессам от 3 до 6 нм. Массовые поставки 2-нм продукции своим клиентам TSMC планирует начать во второй половине текущего года. По имеющимся данным, все ключевые клиенты уже начали получать от TSMC образцы своих 2-нм продуктов. Как ожидается, в случае с Intel речь идёт о 2-нм кристаллах для процессоров Nova Lake, которые выйдут в следующем году.

Apple также будет использовать 2-нм процессоры A20 производства TSMC в семействе смартфонов iPhone 18, которое выйдет осенью следующего года. Исторически именно Apple являлась крупнейшим клиентом TSMC на каждый новый техпроцесс, получая соответствующую продукцию в числе первых, но она подобное взаимодействие публично не комментирует до момента выхода на рынок соответствующих смартфонов, что и позволило AMD недавно оттянуть на себя внимание.

Годовой отчёт TSMC был сформирован ещё в прошлом месяце, из его содержания становится известно, что новейшее американское предприятие Fab 21 этой компании только за прошлый год принесло $440 млн убытков, а их общая сумма за время реализации проекта достигла $1,2 млрд. Выручку предприятие в Аризоне начнёт получать только в этом году.

Источник изображения: TSMC

AMD и Nvidia, как уже известно, не скрывают, что начали получать от TSMC свои 4-нм изделия, изготовленные на территории США. Тем не менее, в прошлом году предприятие Fab 21 в Аризоне не принесло TSMC ничего, кроме убытков. По сути, оно из всей формируемой сейчас за пределами Тайваня производственной инфраструктуры компании является самым убыточным. Японское предприятие JASM, которое уже наладило серийный выпуск чипов, в прошлом году принесло TSMC около $135 млн убытков, но при этом оно хотя бы успело сгенерировать выручку в размере $3,3 млн.

Источник изображения: TSMC

Примечательно, что и европейское совместное предприятие ESMC, которое является самым «молодым» среди возводимых TSMC за пределами Тайваня, уже начало генерировать убытки для компании, хотя его строительство ещё не запущено. По крайней мере, в прошлом году TSMC понесла убытки в размере $17,2 млн, связанные с реализацией своего европейского проекта. Попутно в годовом отчёте TSMC отмечается, что второе предприятие в Аризоне уже построено, и теперь компания готова начать к оснащению его оборудованием. Здесь будет выпускаться 3-нм продукция, а на третьем предприятии в этом штате TSMC рассчитывает наладить выпуск 2-нм изделий или даже более продвинутых. В отчёте за 2024 год TSMC пока не упоминает о планах построить в США ещё три предприятия по обработке кремниевых пластин и два по упаковке чипов. Соответствующие договорённости уже были достигнуты в прошлом квартале после прихода к власти в США Дональда Трампа (Donald Trump).

Южнокорейская компания Samsung Electronics в сфере литографии сильно зависит от поставщиков профильного оборудования, одним из лидеров в этой сфере остаётся нидерландская ASML. Партнёры в 2023 году объявили о намерениях построить в Хвасоне совместный исследовательский центр, но теперь стало известно, что основную часть отведённых под него участков ASML продала.

Источник изображения: Samsung Electronics

У Samsung Electronics в Хвасоне сосредоточено несколько крупных предприятий, постоянно нуждающихся в передовом оборудовании для производства чипов. С этой точки зрения лучшего места для строительства совместного с ASML исследовательского центра придумать было нельзя. На его возведение планировалось потратить 700 млн евро, и летом прошлого года ASML договорилась о покупке шести участков земли общей площадью 19 000 м² под эти нужды.

Теперь издание ETNews сообщает, что два участка из шести уже проданы, а ещё два ожидают подобной участи. Что произойдёт с оставшимися ещё двумя, не уточняется. На условиях анонимности представители компаний пояснили, что необходимость в строительстве совместного исследовательского центра сохраняется. Возможно, для него будет подобрано новое место. Не исключено, что он появится на территории кампуса с предприятиями Samsung в том же Хвасоне. Официальные представители ASML не стали вдаваться в подробности, но подчеркнули, что компании продолжают сотрудничать друг с другом, а слухи об отказе от намерений построить центр исследований и разработок не соответствуют действительности. Представители Samsung отметили, что решение ASML о продаже земли никак не связано с деятельностью южнокорейской компании.

TSMC поделилась планами касательно производства чипов в США. В частности, тайваньский производитель намерен выпускать в Америке 30 % продукции по нормам 2 нм и более тонким. Компания отметила, что ускорит строительство новых цехов на предприятии Fab 21 близ города Феникс (шт. Аризона) для производства микросхем с использованием технологий N3 (3 нм), N2 (2 нм) и A16 (1,6 нм).

Источник изображений: tsmc.com

«По завершении [строительства] около 30 % наших мощностей для 2-нм и более продвинутых техпроцессов будут располагаться в Аризоне, сформировав независимый передовой кластер по производству полупроводников в США. Это также обеспечит большую экономию из-за масштаба и поможет создать более полную экосистему цепочки поставок полупроводников в США», — заявил гендиректор TSMC Си-Си Вэй (C.C. Wei).

Чтобы наладить производство 30 % продукции по технологиям N2 и A16 в Аризоне, компания построит там два дополнительных цеха. К настоящему моменту TSMC подтвердила намерение построить по крайней мере две фабрики с возможностью выпуска продукции N2 и A16 в тайваньских Синьчжу и Гаосюне — большая часть производства останется в родной для компании стране. Но увеличение доли США до 30 % для этих технологий — крупное событие. Сейчас первая часть аризонского предприятия TSMC Fab 21 наращивает объёмы выпуска микросхем для американских клиентов с использованием технологий N4 и N5. Строительство второй фабрики, где можно будет производить продукцию по нормам N3, уже завершено, и сейчас компания намеревается ускорить установку оборудования, чтобы запустить массовое производство как минимум на полгода раньше намеченного прежде — прежде указывался просто 2028 год.

Продукция с использованием технологий N2 и A16 будет выпускаться на второй и третьей фабриках, строительство которых стартует в этом году — точные сроки TSMC не раскрывает, но, вероятно, хотя бы одну из них удастся ввести в эксплуатацию к началу 2029 года, если компания вовремя приобретёт необходимое оборудование. В пятом и шестом цехах будут использоваться более прогрессивные техпроцессы, чем A16 — возможно, A14 и тоньше, но сроки их строительства и наращивание производства будут зависеть от спроса. TSMC намеревается сформировать в Аризоне кластер с производственной мощностью не менее 100 000 пластин в месяц, но когда это произойдёт, неизвестно.

«Наш план расширения поможет TSMC нарастить масштабы до кластера GigaFab для поддержки потребностей наших ведущих клиентов в сегментах смартфонов, искусственного интеллекта и высокопроизводительных вычислений», — отметил господин Вэй.