Теги → техпроцесс
Быстрый переход

TSMC наладит массовое производство по нормам 5+ нм уже в IV квартале

Контрактная полупроводниковая кузница TSMC усердно работает над тем, чтобы выпускать самые совершенные кремниевые чипы (с точки зрения литографических норм, конечно). Компания предлагает свои производственные услуги таким лидерам рынка, как NVIDIA, AMD, Huawei и Apple, требующим передовых техпроцессов. Похоже, уже скоро её клиенты получат доступ к ещё более продвинутым нормам.

Согласно данным информаторов тайваньского ресурса DigiTimes, компания начнёт массовое производство с соблюдением технологических норм следующего поколения 5+ нм уже в IV квартале этого года. 5+ нм — это усовершенствованные нормы 5 нм, то есть чипы, выпущенные по этому техпроцессу, должны стать ещё энергоэффективнее и быстрее.

Источники DigiTimes подтвердили, что компания освоит массовое производство чипов уже в четвёртом квартале, а это означает, что мы можем ожидать появления первых реальных 5+ нм продуктов уже в начале 2021 года.

Отличная новость, вселяющая оптимизм и позволяющая надеяться на продолжающийся прогресс в области производства чипов, несмотря на торговую войну Китая и США, COVID-19 и прочие тревожные события в мире. Интересно, что в США TSMC собирается построить 5-нм завод лишь к 2024 году, хотя эти нормы начнут устаревать уже в этом году.

«Китайский» 7-нм техпроцесс может существенно подорожать

Некоторое время назад крупнейший в Китае контрактный производитель полупроводников компания SMIC начал строить линию для выпуска 7-нм чипов. Увы, расчёт на западных партнёров провалился. В марте нидерландская компания ASML поставила SMIC партию обычных 193-нм сканеров, но сканеры диапазона EUV до Китая не дошли. Это означает, что себестоимость производства чипов с использованием 7-нм «китайского» техпроцесса окажется дорогим удовольствием.

В чистой комнате заваода SMIC (источник изобюражения компания SMIC)

В чистой комнате завода SMIC (источник изображения компания SMIC)

Компания SMIC разрабатывает 7-нм техпроцесс с учётом использования в производстве сканеров EUV с длиной волны 13,5 нм. Если она так и не сможет получить эти сканеры от ASML, то ей придётся выпускать 7-нм чипы с использованием 193-нм сканеров, но эта операция потребует минимум в четыре раза больше технологических шагов при обработке каждого слоя микросхемы, чем в случае 7-нм техпроцесса с использованием сканеров EUV (как это делают TSMC и Samsung, например).

Из-за проблем с поставками в Китай сканеров EUV техпроцесс с нормами 7 и 8 нм «не так хорош и будет готов не так скоро, как планировалось», сообщают китайские источники. «Решить можно любые технологические проблемы ― практически все, кроме наличия литографического оборудования для выпуска чипов».

Как вариант, до внедрения 7-нм техпроцесса компания SMIC может внедрить на производстве улучшенные версии 14-нм техпроцесса и техпроцесс с нормами 12 нм. Для 14-нм техпроцесса компания разрабатывает улучшенные модификации «N+1» и «N+2». Техпроцесс «N+1» по сравнению с 14-нм техпроцессом сможет предложить на 20 % большую производительность и на 57 % меньшее потребление (скорее всего одно или другое), а также на 63 % снизить площадь, занимаемую логическими схемами (общая площадь SoC снизится на 55 %). Техпроцесс «N+2» позволит выпускать ещё более быстрые чипы, но пока подробности о нём отсутствуют.

Как сообщают источники, техпроцесс «N+1» изучается клиентами компании и будет готов для массового выпуска чипов в четвёртом квартале этого года. Что касается 12-нм техпроцесса, то он, по сравнению с 14-нм техпроцессом, предложит 10-процентный рост производительности и 20-процентное снижение потребления. Техпроцесс с норами 12 нм выглядит не таким прогрессивным, как «N+1», но это можно списать на то, что информация о спецификациях курсирует на уровне слухов. По мере появления подробностей будем уточнять сведения.

Samsung разработала энергоэффективные OLED-дисплеи для смартфонов

Рост производительности смартфонов неизменно конфликтует с ограниченной ёмкостью аккумуляторов. Разработчикам раз за разом приходится искать лазейки для снижения потребления той или иной составной части мобильных устройств. Одной из таких возможностей может стать новая технология производства экранов OLED, которая снизит потребление дисплея до 15 %, а это — лишние часы автономной работы смартфона. Таким разбрасываться нельзя.

Galaxy Note 10+

Galaxy Note 10+

Для снижения потребления дисплеев OLED компания Samsung Display разработала и вскоре готова вывести на коммерческий уровень технологию производства панелей на основе низкотемпературного поликристаллического оксида (LTPO). Эта технология в 2015 году якобы была заказана Apple у компаний Samsung и LG с прицелом на iPhone новых поколений и «умные» часы. И действительно, дисплеи OLED по технологии LTPO уже применяются в часах Apple Watch Series 5, хотя в смартфонах Apple, по слухам, они появятся только в 2021 году. Зато во флагманских моделях Samsung в лице Galaxy Note 20 новые чудо-дисплеи обещают появиться во второй половине текущего года, возможно в августе.

От современных OLED на основе низкотемпературного поликристаллического кремния (LTPS) дисплеи OLED с использованием технологии LTPO отличаются наличием тончайшей оксидной плёнки в основании тонкоплёночных транзисторов, управляющих пикселями дисплея. Дисплеи на базе технологии LTPO сочетает в себе подвижность электрического заряда как в LTPS (высокую мобильность электронов, что конвертируется в рост разрешения экранов), стабильность и однородность характеристик тонкоплёночных транзисторов, а также низкие токи утечки.

Сравненние технологий производства дисплеев на LPTS и LPTO

Сравнение технологий производства дисплеев на LPTS и LPTO

OLED с использованием технологии LTPO за счёт усложнения техпроцесса сделает дисплеи несколько дороже, но потребление экранов на подложках LTPO-TFT снизится на величину от 5 % до 15 %. Для появления производительных смартфонов с поддержкой высокоскоростной связи 5G это небольшая, но отдушина. А для компании Samsung это — ещё один способ выделить себя на фоне конкурентов.

IMEC прокладывает путь к производству 3-нм полупроводников

На повестке дня стоит начало массового производства 5-нм чипов. Следующий шаг ― освоить выпуск 3-нм решений. Несмотря на небольшое различие в технологических нормах, этот маленький шаг потребует значительных исследований. И на первую линию борьбы за 3-нм производство вышли исследователи из Бельгии и Нидерландов.

На этой неделе на годовом мероприятии SPIE Advanced Lithography Conference бельгийский исследовательский центр Imec сделал доклад о прорыве в деле литографического производства чипов с использованием EUV-проекции. С помощью серийного сканера NXE:3400B компании ASML, но с массой уникальных настроек, исследователи смогли за один проход сканера создать линейный рисунок с шагом 24 нм.

Это разрешение необходимо для выпуска полупроводников с нормами 3 нм. Оно критическое для изготовления металлических контактов в так называемом «нижнем» слое чипов или BEOL (back-end-of-line), где расположена многоуровневая система соединений кристалла с монтажной платой. Опыт произведён в новой «чистой комнате» Imec, где специалисты центра вместе с инженерами компании ASML разрабатывают новые материалы для производства чипов с нормами 3 нм и меньшими.

Предметом для пристального излучения остаётся фоторезист ― фоточувствительный материал, который даёт возможность перенести рисунок кристалла с фотошаблона на кремниевую пластину. Фоторезист для техпроцессов с нормами свыше 7 нм не годится для работы со сканерами EUV при проекции с нормами менее 5–3 нм. Он банально разрушается под воздействием высокоэнергетического пучка сверхжёсткого излучения.

В совместном исследовании специалисты Imec и ASML смогли таким образом настроить излучающую установку, чтобы снизить энергию пучка излучения до безопасного для фоторезиста уровня и добиться минимальных искажений при передаче рисунка с фотошаблона на слой фоторезиста на пластине.

Полученные в результате эксперимента данные помогут в дальнейшем при переходе на сканеры с ещё лучшим разрешением ― на установки EXE:5000. Ключевой особенностью сканеров ASML EXE:5000 станет новая оптическая система с увеличенной цифровой апертурой со значения 0,33 до 0,55. Эта установка за один проход обещает рисовать линии с шагом 8 нм, а появится она примерно через два года. К этому времени необходимо разработать фоторезист, который бы мог выдерживать высокую энергию пучка на меньшей площади.

В США разработана новая технология производства нанометровых полупроводников

Дальнейшее развитие микроэлектроники невозможно представить без совершенствования технологий производства полупроводников. Чтобы расширить границы и научиться выпускать всё более мелкие элементы на кристаллах нужны новые технологии и новые инструменты. Одной из таких технологий может стать прорывная разработка американских учёных.

Группа исследователей из Аргоннской национальной лаборатории Министерства энергетики США разработала новую методику создания и травления тончайших плёнок на поверхности кристаллов. Потенциально это может привести к производству чипов с меньшими масштабами технологических норм, чем сегодня и в ближайшей перспективе. Публикация об исследовании размещена в журнале Chemistry of Materials.

Предложенная методика напоминает традиционный процесс атомно-слоевого осаждения и травления, только вместо неорганических плёнок новая технология создаёт и работает с органическими плёнками. Собственно, по аналогии новая технология названа молекулярно-слоевым осаждением (MLD, molecular layer deposition) и молекулярно-слоевым травлением (MLE, molecular layer etching).

Как и в случае атомно-слоевого травления метод MLE использует газовую обработку в камере поверхности кристалла с плёнками из материала на органической основе. Кристалл циклически обрабатывается двумя разными газами попеременно до тех пор, пока плёнка не истончится до заданной толщины.

Химические процессы при этом подчиняются законам саморегуляции. Это означает, что слой за слоем снимаются равномерно и контролируемо. Если использовать фотошаблоны, на кристалле можно воспроизвести топологию будущего чипа и вытравить рисунок с высочайшей точностью.

В эксперименте учёные использовали для молекулярного травления газ с содержанием солей лития и газ на основе триметилалюминия. В процессе травления соединение лития реагировало с поверхностью пленки алукона (alucone) таким образом, что литий осаждался на поверхности и разрушал химическую связь в пленке. Потом подавался триметилалюминий, который удалял слой плёнки с литием, и так поочерёдно до тех пор, пока плёнка не уменьшалась до нужной толщины. Хорошая управляемость процессом, уверены учёные, может позволить предложенной технологии подтолкнуть развитие полупроводникового производства.

Samsung создала прототип 3-нм полупроводников GAAFET

Как сообщило корейское агентство Maeil Economy, Samsung удалось создать прототип первого 3-нм техпроцесса. При этом компания ставит цель к 2030 году стать производителем полупроводников номер один в мире. Сегодня Samsung является одним из лидеров 7-нм техпроцесса с литографией в глубоком ультрафиолетовом диапазоне (EUV).

3-нм нормы производства основаны на технологии транзисторов с горизонтальным расположением каналов и круговым затвором (Gate-All-Around Field-Effect Transistor — GAAFET), которая отличается от индустриального стандарта FinFET с вертикальным расположением каналов. Таким образом, вместо «плавника» (fin) теперь используется своего рода «нанопровод». Если прежде затвор окружал канал только с трёх из четырёх сторон, что приводило к избыточным утечкам тока, то теперь используется круговой затвор, полностью опоясывающий канал.

В затворе используется три нанолиста, проходящие между стоком и истоком, в результате достигается значительное снижение сложности формирования рисунка, а размеры затвора достаточно крупные, чтобы гарантировать надёжность и производительность. Благодаря такому подходу улучшается контроль над каналом, что принципиально важно при уменьшении размера узла. Более эффективная конструкция транзистора обеспечивает огромный скачок производительности на ватт по сравнению с 5-нм процессом FinFET.

Оптимизация технологии по сравнению с 5-нм процессом FinFET обещает уменьшить размер кристаллов на 35 % с одновременным сокращением энергопотребления вдвое. А при сохранении уровня рабочего напряжения производительность может быть повышена на треть.

В 2017 году Samsung заявляла, что будет использовать 4-нм техпроцесс GAAFET уже в 2020 году. Но скептически настроенные отраслевые аналитики, включая вице-президента Gartner Самуэля Вана (Samuel Wang), тогда сочли эту задачу чрезвычайно амбициозной и полагали, что наладить массовое производство чипов GAAFET компании удастся не раньше 2022 года. Однако недавно господин Ван признал, что Samsung, похоже, удастся приступить к использованию техпроцесса GAAFET раньше, чем можно было ожидать.

А если у Samsung уже есть рабочий прототип 3-нм техпроцесса, это может свидетельствовать, что компания стала ближе к своей цели. В начале этого года Samsung объявила о намерении начать массовое производство по 3-нм техпроцессу GAAFET уже в 2021 году. Технология позволит преодолеть имеющиеся ограничения в производительности и масштабируемости FinFET.

У TSMC всё идёт по плану: 3-нм техпроцесс будет освоен в 2022 году

Тайваньская полупроводниковая кузница TSMC набрала такие темпы освоения передовых производственных норм, что выглядит неудержимой. Особенно на фоне отказа GlobalFoundries от внедрения массового 7-нм производства и огромных проблем Intel с освоением 10-нм норм. 7-нм процесс получает массу заказов, и недавно TSMC стала крупнейшей азиатской компанией среди присутствующих на бирже, оставив позади даже Samsung.

Уже во втором квартале следующего 2020 года компания TSMC развернёт массовое производство кристаллов с соблюдением 5-нм норм. В стремлении соответствовать или даже превзойти знаменитый закон Мура TSMC уже работает над освоением следующего важного для неё техпроцесса: 3-нм производства.

По словам старшего вице-президента TSMC по производственным операциям Джя-Кея Вана (JK Wang), компания планирует приступить к массовой коммерческой печати 3-нм чипов уже в начале 2022 года. Другими словами, речь идёт об освоении 3-нм норм на целый год ранее запланированного срока в 2023 году. Это особенно впечатляет, учитывая, что сегодня осваивать новые нормы полупроводникового производства каждый раз становится всё сложнее.

TSMC также сообщила, что строительство новых фабрик идёт ударными темпами. Если всё действительно пойдёт по плану, мы можем надеяться увидеть первую волну продуктов с 3-нм чипами во второй половине 2022 года. Первыми клиентами наверняка будут обычные имена вроде Apple, Huawei (HiSilicon), Qualcomm, AMD и так далее, которые, возможно, уже занимают очередь.

TSMC потратит $6,6 млрд на модернизацию и расширение производства в I квартале 2020 года

Совет директоров Тайваньской полупроводниковой производственной компании (TSMC) утвердил ассигнования в размере $6,62 млрд для строительства новых производственных линий, модернизации передовых упаковочных мощностей, установки специализированных агрегатов, а также на исследования и разработки, капитальные вложения на первый квартал 2020 года.

Ещё $106,1 млн ассигнованы на капитализированные арендованные активы в первой половине 2020 года. Кроме того, TSMC сообщила о планах создания дочерней компании в Японии для оказания технической поддержки заказчикам.

Совет директоров TSMC утвердил и выплату дивидендов в размере около ¢8,2 на акцию за III квартал 2019 года, когда чистая прибыль компании выросла на 13,5 % в годовом исчислении и на 51,4 % по сравнению со ІІ кварталом до $3,32 млрд, а прибыль на акцию достигла ¢62.

По словам финансового директора Вендела Хуанга (Wendell Huang), капитальные затраты TSMC на 2020 год будут аналогичны пересмотренным капитальным затратам на 2019 год. При этом в текущем году компания довела свои капитальные вложения до рекордных $14–15 млрд, чтобы удовлетворить возрастающий спрос клиентов, ускоряющих развертывание 5G, что привело к увеличению доли 7- и 5-нм производства.

5-нм техпроцесс компании уже перешёл на стадию рискового производства, — сообщил исполнительный директор Си Си Вей (CC Wei), — и в первом полугодии 2020 года он будет на должном уровне для массового производства. Этот техпроцесс широко использует литографию в крайнем ультрафиолетовом диапазоне.

7-нм техпроцесс TSMC вступил во второй год коммерческого производства. И, поскольку спрос на него наблюдается в широком спектре направлений: от мобильных устройств, высокопроизводительных вычислений до устройств Интернета вещей — TSMC ожидает, что на долю 7-нм техпроцесса придётся более 25 % от общего дохода полупроводникового производства, и в 2020 году этот показатель продолжит расти.

В декабре на конференции IEDM 2019 компания TSMC подробно расскажет о 5-нм техпроцессе

Как нам известно, в марте текущего года компания TSMC приступила к опытному выпуску 5-нм продукции. Это произошло на новом заводе Fab 18 на Тайване, построенном специально для выпуска 5-нм решений. Массовое производство с использованием 5-нм техпроцесса N5 ожидается во втором квартале 2020 года. До конца того же года будет налажен выпуск чипов на основе производительного 5-нм техпроцесса или N5P (performance). Наличие опытных чипов позволяет TSMC оценить возможности будущих полупроводников, выпущенных на базе нового техпроцесса, о чём компания подробно расскажет в декабре. Но кое-что можно узнать уже сегодня из поданных TSMC реферативных заявок для выступления на IEDM 2019.

Техпроцесс N5 TSMC показывает прирост производительности на 15 %

Техпроцесс N5 TSMC показывает прирост производительности на 15 % и 7 вариантов управляющего напряжения

Прежде чем уточнить детали, вспомним, что нам известно из предыдущих заявлений TSMC. Утверждается, что по сравнению с 7-нм техпроцессом чистая производительность 5-нм чипов вырастет на 15 % или на 30 % сократится потребление, если производительность оставить прежней. Техпроцесс N5P добавит ещё 7 % производительности или 15 % экономии по потреблению. Плотность размещения логических элементов вырастет в 1,8 раза. Масштаб ячейки SRAM изменится в 0,75 раза.

5-нм техпроцесс TSMC обещает самую маленькую в индустирии ячейку SRAM

5-нм техпроцесс TSMC обещает самую маленькую в индустрии ячейку SRAM

При производстве 5-нм чипов масштаб использования EUV-сканеров достигнет уровня зрелого производства. Структура канала транзистора будет изменена, возможно, за счёт использования германия вместе или вместо кремния. Это обеспечит возросшую мобильность электронов в канале и рост токов. В техпроцессе предусмотрено несколько уровней управляющих напряжения, самый высокий из которых даст прирост производительности на 25 % по сравнению с аналогичным в 7-нм техпроцессе. Питание транзисторов для интерфейсов ввода/вывода будет лежать в пределах от 1,5 В до 1,2 В.

Для транзистора представлен FinFET-канал с повышенной мобильностью электронов

Для транзистора представлен FinFET-канал с повышенной мобильностью электронов

При производстве сквозных отверстий металлизации и для контактов будут использоваться материалы с ещё меньшим сопротивлением. Для изготовления сверхвысокоплотных конденсаторов будет использоваться схема металл-диэлектрик-металл, что повысит производительность на 4 %. В общем случае TSMC перейдёт на использование новых low-K-изоляторов. В схеме обработки кремниевых пластин появится новый «сухой» процесс Metal Reactive Ion Etching (RIE), который частично заменит традиционный дамасский с использованием меди (для металлических контактов размером менее 30 нм). Также впервые для создания барьера между медными проводниками и полупроводником будет использоваться слой графена (для предотвращения электромиграции).

Опытный 5-нм преобразователь SerDes оказался на 10 % быстрее со скоростью до 130 Гбит/с

Опытный 5-нм преобразователь SerDes оказался на 10 % быстрее со скоростью до 130 Гбит/с

Из документов для декабрьского доклада на IEDM мы можем почерпнуть, что ряд параметров 5-нм чипов окажется даже лучше. Так, плотность размещения логических элементов будет выше и достигнет 1,84 крат. Также окажется меньше ячейка SRAM, площадь которой составит 0,021 мкм2. С производительностью опытного кремния всё в порядке ― получен 15-процентный прирост, как и возможно 30-процентное снижение потребления в случае замораживания верхних частот.

Одна EUV-маска заменяет пять обычных (для 193-нм лазера)

Одна EUV-маска заменяет пять обычных (для 193-нм лазера)

Новый техпроцесс даст возможность выбирать из семи значений управляющих напряжений, что внесёт разнообразие в процесс разработки и в продукцию, а использование сканеров EUV определённо упростит производство и сделает её дешевле. По данным TSMC, переход на EUV-сканеры обеспечивает улучшение линейного разрешения в 0,73 раза по сравнению с 7-нм техпроцессом. Например, для изготовления наиболее критичных слоёв металлизации первых слоёв вместо пяти обычных масок потребуется всего одна EUV-маска и, соответственно, всего один технологический цикл вместо пяти. Кстати, обратите внимание, насколько аккуратными получаются элементы на кристалле при использовании EUV-проекции. Красота, да и только.

Стартовал массовый выпуск 16-Гбит чипов DDR4 Micron в третьем поколении 10-нм техпроцесса

Компания Micron сообщила о старте массового производства микросхем памяти DDR4 объёмом 16 Гбит с использованием третьего поколения техпроцесса класса 10 нм (1z). Предполагается, что это может быть техпроцесс с технологическими нормами 13 нм. В самой Micron эти данные не уточняют. Производством памяти DDR4 с использованием третьего поколения техпроцесса класса 10 нм может также похвастаться компания Samsung, но она пока освоила выпуск 8 Гбит чипов DDR4. Судя по всему, компания Micron располагает сегодня самыми плотными в индустрии микросхемами DDR4.

Переход на более тонкие технологические нормы позволил поднять производительность памяти с одновременным снижением потребления. В Micron не раскрывают скорость обмена по каждому контакту шины данных для новой 16-Гбит памяти DDR4, но в версии LPDDR4X скорость составит до 4266 Мбит/с с одновременным снижением потребления на 10 % по сравнению с памятью предыдущего поколения на техпроцессе 1y. Потребление 16-Гбит чипов DDR4 в техпроцессе 1z будет на 40 % меньше, чем в случае потребления 8-Гбит чипов DDR4 в техпроцессе 1y. Памяти в устройствах станет больше, но греться она будет меньше.

Как вы уже поняли, с использованием третьего поколения техпроцесса класса 10 нм компания Micron начала также выпускать микросхемы LPDDR4X для смартфонов, что позволит вооружать мобильные аппараты бортовой памятью до 16 Гбайт. Позже с использованием техпроцесса 1z компания начнёт выпуск памяти GDDR6. Обновлённая память будет востребована среди прочего для систем с элементами искусственного интеллекта, в автопилотах машин, в устройствах с подключением к сетям 5G и в традиционной вычислительной технике.

Для мобильных платформ с использованием кристаллов памяти поколения 1z Micron начала выпуск модулей uMCP4 с интерфейсом UFS. Вместе с флеш-памятью в таких однокорпусных сборках предлагается блок памяти LPDDR4X. Компания предлагает модули uMCP4 в конфигурациях от 64 Гбайт + 3 Гбайт до 256 Гбайт + 8 Гбайт. Уменьшение техпроцесса производства памяти и модулей потенциально способно как уменьшить габариты смартфонов, так и увеличить продолжительность автономной работы аппаратов.

Imec показала, как можно выйти за рамки 3-нм техпроцесса и пойти дальше

На форуме ITF USA 2019 бельгийский исследовательский центр Imec показал образец важной структуры чипа, выпущенного с использованием 3-нм норм производства. Тем самым разработанная для этого технология и техпроцессы обещают открыть путь к массовому производству как 3-нм чипов, так и решений с меньшими технологическими нормами. Техпроцесс выдерживает масштабирование и может отодвинуть финал действия закона Мура.

Условная структура транзистора на кристалле и сопутствующих элементов

Условная структура транзистора на кристалле и сопутствующих элементов

Уточним, с техпроцессом с нормами 3 нм ассоциируется шаг металлических линий (проводников) шириной 21 нм. В данном случае 3 нм ― это размер минимально возможного расстояния между двумя линиями на кристалле, но другие топологические элементы на кристалле не могут и не обязаны быть соизмеримыми с максимально допустимым разрешением 3-нм проекции.

Опытную 3-нм структуру специалисты Imec последовательно изготавливали с использованием иммерсионной литографии с помощью 193-нм сканера и с помощью EVU-сканера с излучением 13,5 нм. Для 193-нм проекции с целью изготовления линий и траншей для заполнения металлами были задействованы технологии самостоятельно выравнивающихся масок (self-aligned quadrupole patterning, SAQP) с использованием четырёх масок (циклов проекции). Сканеры EUV «рисовали» блоки и структуры для сквозной (межслойной) металлизации. В целом задействованный Imec техпроцесс повторял основные шаги, свойственные изобретённому компанией IBM так называемому двойному дамасскому методу, когда иной металл вносился и проявлялся узором на базовой поверхности.

Imec сумел изготовить 3-нм слой M2 (металлический слой контактов в контактной структуре чипа)

Imec сумел изготовить 3-нм слой M2 (металлический слой контактов в контактной структуре чипа)

Основной целью эксперимента Imec было показать, что с помощью разработанного 3-нм техпроцесса можно снижать размеры таких важных элементов, как сквозные и горизонтальные контакты в металлических слоях (слой Back-End-Of-Line ― это всё, что ниже кристалла и предназначено для передачи сигналов и питания от кристалла к монтажной плате). Без уменьшения размеров контактов нечего и мечтать об уменьшении площади кристаллов. Опытная структура Imec доказала, что контактный слой M2 можно уменьшить с кратностью 0,7 и, тем самым, соблюсти пропорции между уменьшением площади кристалла и сохранением требуемого числа контактов.

В качестве материала для заполнения углублений (траншей) в полупроводнике специалисты Imec использовали рутений (Ru) и диэлектрик со значением постоянной, равной 3.0. Как мы сообщали, медь плохо подходит для мельчающих техпроцессов и учёные вынуждены переходить на новые материалы для изготовления металлических проводников и контактов в чипах. Также новые материалы и рутений в частности позволяют обходиться без защитного диффузионного барьера вокруг металлических проводников. Например, медь без этого не может, иначе электромиграция атомов меди «отравит» близлежащие кремниевые структуры.

Изображение и данные измерения опытной 3-нм контактной структуры из рутения (Imec)

Изображение и данные измерения опытной 3-нм контактной структуры из рутения (Imec)

Измерение ёмкостных и резистивных характеристик опытной 3-нм структуры показали, что их характеристики улучшились на 30 % по сравнению с предыдущим поколением структур. Надёжность в отношении проявлений электромиграции также оказалась на высоте: после 530 часов нагрева температурой 330 °C признаков электромиграции не обнаружено. В свою очередь, измерение на диэлектрический пробой выявило надёжность структуры на уровне 10 лет при температуре 100 °C. С этим можно и нужно работать.

Samsung приступит к массовому 5-нм производству уже в 2020 году

На рынке существует лишь 5 мобильных однокристальных систем, печатаемых по 7-нм нормам. Две из них выпускает Huawei, одну — Qualcomm (TSMC), одну — Apple и ещё одну Samsung. Другими словами, говорить пока о широком распространении технологии ещё рановато, тем более что 4 чипа из 5 являются флагманскими. Благодаря запуску Kirin 810 и смартфоны среднего класса (только под марками Huawei и Honor) будут использовать 7-нм процессоры.

Но технология не стоит на месте — Samsung Foundry уже получила сертифицированные инструменты от Cadence и Synopsys для своей следующей важной технологии производства 5LPE (5 нм), в которой будет использоваться фотолитография в крайнем ультрафиолетовом диапазоне (EUV).

Samsung Foundry сертифицировала платформу Synopsys Fusion Design, а также Cadence Full-Flow Digital Solution для разработки инструментов под свою технологию 5LPE. Последняя включает ядра ARM Cortex-A53 и ARM Cortex-A57. Другими словами, сертификация означает, что эти инструменты соответствуют требованиям Samsung Foundry. Поэтому, используя их, разработчики микросхем могут достичь оптимальных преимуществ в области энергопотребления, производительности и площади кристалла (PPA), которые могут предоставить 5-нм нормы Samsung. В эти инструменты входят компиляторы, валидаторы, оптимизаторы цепей питания, а также специальные инструменты для EUV.

Согласно официальному анонсу, технология Samsung 5LPE использует транзисторы FinFET и предусматривает проектирование на основе стандартных ячеек, а также применение сканеров, работающих в глубоком и крайнем ультрафиолетовом диапазонах. Этот новый техпроцесс позволяет разработчикам микросхем повторно использовать наработки 7LPP для микросхем, разработанных под 5LPE. В результате 5-нм чипы будут быстрее и эффективнее, в то же время сохраняя все особенности 7-нм чипов. Вдобавок, по сравнению с 7LPP новый техпроцесс позволяет разработчикам чипов снизить энергопотребление на 20 % или повысить производительность на 10 %.

Ожидается, что запуск производственной линии обойдётся корейской компании в 6 триллионов вон ($4,6 млрд). Samsung планирует завершить его в 2019 году и приступить в массовому выпуску кристаллов уже 2020 году. При этом производитель уже работает над следующими 4-нм и 3-нм версиями техпроцесса, в которых уже будут применяться транзисторы нового типа.

TSMC анонсировала старт разработки 2-нм техпроцесса

Будущее начинается сегодня. Расхожая фраза, но лучше не скажешь. Компания TSMC начинает новую главу в истории полупроводниковой индустрии. Как сообщает интернет-ресурс TechWeb, один из руководителей TSMC Чжуан Цишоу (Zhuang Zishou) сообщил, что в компании стартовали разработки 2-нм техпроцесса. Предположительно, для коммерческого выпуска 2-нм решений TSMC будет строить новый завод рядом с уже построенным заводом для производства 5-нм чипов в технопарке Синьчжу на Тайване (Hsichu).

Новый завод TSMC Fab 18 для выпуска 5-нм чипов начнёт коммерческое производство в конце текущего года или в первой половине 2020 года. Для запуска программы исследований по 2-нм техпроцессу это не помеха. Параллельно TSMC собирает документацию, необходимую для начала строительства ещё одного завода ― для выпуска полупроводников с 3-нм нормами производства. Это предприятие компания собирается начать строить в первой половине 2020 года, чтобы уже в 2022 году начать выпуск 3-нм продукции. Соответственно, начало строительства завода для выпуска 2-нм изделий TSMC рассчитывает организовать в 2022 году, а коммерческий запуск соответствующих линий должен состояться в 2024-м.

В августе мы можем услышать больше деталей о будущих техпроцессах TSMC, включая 2-нм и 1,4-нм. На конференции Hot Chips по этой теме запланирован один из ключевых докладов, который сделает вице-президент TSMC по разработкам и исследованиям Филипп Вон (Philip Wong). Конкурентом TSMC по освоению техпроцессов с уменьшенными технологическими нормами сегодня является только один производитель ― это компания Samsung. Если судить по заявлениям на профильных мероприятиях, Samsung собирается примерно на два–три квартала опережать TSMC по массовому запуску в производство новых техпроцессов. Для полноценного соревнования двух конкурентов мало, но лучше, чем ничего.

Intel развернула опытное производство с использованием сканеров EUV

Как известно, компании Samsung и TSMC первыми начали использовать в коммерческом производстве полупроводников сканеры диапазона EUV (сверхжёсткий или глубокий ультрафиолет с длиной волны 13,5 нм). Точнее, Samsung начала использовать сканеры EUV осенью прошлого года с началом производства чипов с нормами 7 нм, а TSMC начинает коммерческое использование сканеров EUV прямо сейчас с началом выпуска решений на втором поколении техпроцесса с нормами 7 нм (N7+). До этого два десятилетия подряд лидером внедрения передовых техпроцессов и новейших сканеров была компания Intel. Но первой внедрить в производство сканеры EUV компания не смогла. Задержки с выводом EUV на коммерческие рельсы легли на сокращение рынка ПК (процессоров) и заставили Intel урезать расходы на исследования и производство, тогда как смартфоны залили финансами Samsung и TSMC и дали им возможность развернуться по полной программе. Intel же стала технологическим аутсайдером и предпочла хранить молчание о планах по внедрению EUV.

Впервые и официально Intel сообщила о сроках внедрения в производство сканеров EUV около трёх недель назад. Согласно информации Intel, первые 7-нм продукты компании начнут выпускаться в 2021 году в виде графических процессоров для ускорителей расчётов. При производстве 7-нм продуктов компания впервые будет использовать сканеры диапазона EUV. Иными словами, до этого события пройдёт ещё два года. Срок неблизкий, но это время необходимо компании для того, чтобы не получилось так, как с 10-нм техпроцессом ― изначально заданная высокая планка в заданный срок оказалась непокорённой. Техпроцесс с нормами 10-нм демонстрирует высочайшую плотность размещения транзисторов и готов поспорить с 7-нм техпроцессами Samsung и TSMC, но в производстве капризен и давал неприемлемо высокий уровень брака.

В интервью изданию EE Times глава группы по внедрению сканеров EUV на производстве Intel Бритт Туркот (Britt Turkot) заявила, что технология полупроводниковой литографии с использованием глубокого ультрафиолетового излучения готова для внедрения и запущена на заводе компании в Орегоне в объёме, достаточном для технического развития. При этом она не скрывает, что перед инженерами остаётся масса вызовов, которые необходимо преодолеть перед запуском EUV в коммерческое производство.

Глава группы по внедрению сканеров EUV на производстве Intel Бритт Туркот (Britt Turkot)

Глава группы по внедрению сканеров EUV на производстве Intel Бритт Туркот (Britt Turkot)

Переход на сканеры EUV ― это вопрос снижения себестоимости производства. Освоение 7-нм технологических норм снизило число масок для каждого слоя микросхемы, но для повышения качества производители (TSMC и Samsung) всё ещё вынуждены использовать по две маски на большинство слоёв (экспонировать фактически каждый слой по два раза, что удлиняет процесс обработки пластины). Сканеры EUV позволяют обойтись одной  маской на слой, но это оборудование пока используется для изготовления всего лишь считанных слоёв металлизации. По некоторой информации, в рамках техпроцесса 7N+ TSMC использует сканеры EUV для изготовления четырёх слоёв. У Samsung, судя по всему, похожая ситуация. Intel тоже не распространяется на этот счёт. И всё же с чего-то надо начинать.

Важным преимуществом EUV компания Intel считает предсказуемость рабочих периодов сканеров компании ASML (а других на рынке попросту нет). Они всё ещё далеки от работы в режиме 24/7. Так, время работы сканеров колеблется от 75 % до 80 %. Предсказуемость даёт возможность снизить уровень брака и лучше обслуживать установки. Например, фокусирующие зеркала оптической системы сканеров очень быстро выходят из строя. Жёсткое излучение разрушает отражатели, что снижает мощность источника света, поэтому их приходится довольно часто менять. Компания ASML, отмечают в Intel, разрабатывает технологию для максимально быстрой замены зеркал, чтобы снизить время простоя линий.

Сканер ASML NXE:3300B для EUV-литографии

Сканер ASML NXE:3300B для EUV-литографии

Другой проблемой для производства с использованием сканеров EUV остаются защитные плёнки для кремниевых пластин. Энергия электронов в потоке излучения такова, что отдельные частицы способны разрушить кремний. В случае EUV-проекции значительно растёт число так называемых стохастических (случайных) ошибок, которые невозможно предсказать и тяжело обнаружить. Новые защитные плёнки требуют существенного продвижения в химии, без чего будет невозможно массовое производство. Со всеми этими и другими вызовами компания надеется справиться одновременно с индустрией. Опытные линии готовы. Можно начинать.

TSMC завершила разработку 5-нм техпроцесса — началось рисковое производство

Тайваньская полупроводниковая кузница TSMC сообщила о полном завершении разработки инфраструктуры проектирования для 5-нм техпроцесса в рамках Open Innovation Platform, включая технологические файлы и комплекты для проектирования. Техпроцесс прошёл множество тестов надёжности кремниевых чипов. Это позволяет начать создание 5-нм однокристальных систем для мобильных и высокопроизводительных решений следующего поколения, ориентированных на быстрорастущие рынки 5G и искусственного интеллекта.

5-нм технологический процесс TSMC уже достиг стадии рискового производства. На примере ядра ARM Cortex-A72, по сравнению с 7-нм процессом TSMC, он обеспечивает 1,8-кратное превосходство по плотности кристалла и 15-процентное по тактовой частоте. 5-нм технология использует преимущества упрощения техпроцесса за счёт полного перехода на литографию в крайнем ультрафиолетовом диапазоне (EUV), что обеспечивает хороший прогресс в повышении доли выхода годных чипов. Сегодня достигнут более высокий уровень зрелости технологии по сравнению с предыдущими техпроцессами TSMC на той же стадии развития.

Вся 5-нм инфраструктура TSMC теперь доступна для загрузки. Опираясь на ресурсы открытой экосистемы проектирования тайваньского производителя, заказчики уже приступили к интенсивным проектным разработкам. Вместе с партнерами Electronic Design Automation компания также добавила ещё один уровень сертификации последовательности проектирования.

window-new
Soft
Hard
Тренды 🔥