Теги → упаковка
Быстрый переход

Глава Intel пообещал чипы с триллионом транзисторов к концу десятилетия

Генеральный директор Intel Патрик Гелсингер (Patrick Gelsinger) выступил с докладом на ежегодной конференции Hot Chips, которая в этом году проходит в виртуальной форме. Во время своего выступления он говорил о грядущей эре производства чипов с триллионами транзисторов. Intel по-прежнему считает, что будущее за её технологиями и процессорами из нескольких кристаллов.

По словам Гелсингера, этот шаг знаменует собой переход от эры производства отдельных пластин к тому, что он называет эрой системного производства, которое будет обеспечиваться сочетанием достижений в области производства кремниевых пластин, упаковки микросхем и программного обеспечения.

Движущей силой сейчас является то, что заказчики хотят не просто больше чипов, им нужны более мощные чипы, так как модели ИИ постоянно усложняются, а объёмы данных увеличиваются. Intel ожидает, что к 2030 году будет покорён рубеж в триллион транзисторов в одном чипе (который будет состоять из нескольких кристаллов).

«Сегодня в корпусе процессора собрано около 100 миллиардов транзисторов, и мы видим, что к концу десятилетия мы сможем достичь триллиона, — сказал Гелсингер. — С RibbonFET у нас есть принципиально новая транзисторная структура, которую мы только собираемся создать, и которая, как мы считаем, будет продолжать масштабироваться до конца десятилетия». RibbonFET — это новая версия архитектуры транзистора с круговым затвором Gate-All-Around (GAA), в которой материал затвора замкнут в кольцо вокруг проводящего канала.

По словам Гелсингера, способ создания более крупных и мощных систем заключается в построении их из более мелких частей, что позволяет обеспечить «индивидуальные гетерогенные возможности», и здесь на помощь приходят технологии 2D и 3D упаковки, которые дают создателям чипов инструменты для «применения нужного транзистора для решения нужной задачи».

В данном случае, Гелсингер имеет в виду, что отдельные микросхемы могут быть изготовлены с использованием любого техпроцесса, наиболее подходящего для них питания, радиочастотных возможностей, логики и памяти, и затем собраны вместе с помощью передовых технологий упаковки в полноценный чип.

Ключевым моментом будет стандартизация того, как все эти части соединяются друг с другом, о чём упомянул Гелсингер рассказав об усилиях Intel по развитию Universal Chiplet Interconnect Express (UCIe) в качестве промышленного стандарта для соединения кристаллов, основанного на стандарте PCIe. По словам Гелсингера, UCIe позволит создавать чипы, используя различные кристаллы от разных производителей.

«У вас может быть две микросхемы от Intel, одна с завода TSMC, контроллер питания от Texas Instruments, контроллер ввода-вывода от Global Foundries, и, конечно, так как у Intel лучшие технологии упаковки, она может собрать все эти микросхемы воедино, хотя это может быть и другой сборщик, так что как мы видим, происходит смешение и сочетание», — сказал Гелсингер.

Ни одно из выступлений Intel не обходится без упоминания закона Мура, и в этот раз Гелсингер так же сказал, что все эти достижения основаны на продолжении этого постулата: «Закон Мура, постоянное удвоение возможностей транзисторов по мере уменьшения их размеров со временем, является основополагающим фактором всего того, чего мы смогли достичь <..> Intel будет и дальше продвигать закон Мура».

Решение Intel наделить флагманские процессоры более скромной упаковкой говорит о близости анонса преемников

База данных PCN на сайте компании Intel давно не выступала в роли источника интересных новостей, поскольку именно она обычно позволяет узнать, что те или иные модели снимаются с производства. На этой неделе Intel косвенно намекнула, что преемники скоро появятся не только у процессора Core i9-12900K, но и гораздо более зрелого и дорогого Core i9-10980XE.

 Источник изображения: Intel

Источник изображения: Intel

Последний был представлен ещё в конце 2019 года, а его потенциальным правопреемником принято считать гипотетическую модель семейства Sapphire Rapids-X для рабочих станций, которая сможет работать в связке с набором системной логики Intel W790. По стечению обстоятельств, о существовании последнего Intel тоже напомнила недавно и подтвердила его функциональное назначение.

Суть же описываемых новыми уведомлениями Intel изменений сводится к тому, что процессоры Core i9-10980XE и Core i9-12900K отказываются от своих привычных коробок в пользу более компактных, а последний получает ещё и менее «праздничную», если так можно выразиться, упаковку. В результате нововведений первый из процессоров переезжает с 4 сентября текущего года в коробку с размерами 116 × 44 × 101 мм вместо прежних 138 × 138 × 61 мм. Казалось бы, мелочь, но все эти дополнительные миллиметры здорово скрадывают объём при отгрузке и хранении процессоров в крупных партиях, поэтому более компактная упаковка на деле обеспечивает экономию в логистике.

 Источник изображения: Intel

Источник изображения: Intel

Процессоры Core i9-12900K не только уменьшат размеры упаковки с 164 × 130 × 139 мм до тех же 116 × 44 × 101 мм, но и упростят её содержимое, поскольку данной модели скоро предстоит утратить статус первоначального флагмана актуального семейства. Подобные метаморфозы происходят с упаковкой старших процессоров в семействе примерно за месяц или два до выхода преемников, поэтому данными преобразованиями Intel невольно посылает сигнал о близости анонса процессоров семейства Raptor Lake. Традиция выделять комплектацию коробочных версий старшей модели была заложена ещё при предыдущем руководстве Intel, и началось всё с причудливого додекаэдра, который был очень непрактичен в транспортировке и хранении. Примечательно, что в отношении процессора Core i9-12900KS подобные преобразования пока не описываются, поэтому он какое-то время продолжит оставаться в «парадной» упаковке.

Samsung создала отдельную рабочую группу по передовым технологиям упаковки полупроводников

Компания Samsung Electronics создала рабочую группу по разработке новых технологий упаковки полупроводников, которая займётся, в том числе, расширением сотрудничества с крупными компаниями, занятыми в этой сфере. Эта группа, сформированная бизнес-подразделением Device Solutions (DS) в середине июня, находится в прямом подчинении возглавляющему DS гендиректору Samsung Кюн Ки Хёну (Kyung Kye-hyun).

 Источник изображения: Samsung

Источник изображения: Samsung

В новую группу вошли инженеры команды Test & System Package (TSP) подразделения DS, специалисты Центра исследований и разработок полупроводников, а также сотрудники подразделений Samsung по производству памяти и других чипов. Перед группой поставлена задача предложить передовые решения по упаковке полупроводников.

Этот шаг показывает, какое значение Кюн Ки Хён придаёт передовым технологиям упаковки полупроводников. В настоящее время, когда миниатюризация микросхем приближается к своим пределам, набирают популярность технологии 3D-упаковки, позволяющие объединить микросхемы, изготовленные с использованием разных техпроцессов, в единый чип.

Глобальные полупроводниковые гиганты, такие как Intel и TSMC, активно инвестируют в разработку технологий усовершенствованной упаковки чипов. По данным исследовательской фирмы Yole Development, в 2022 году на долю Intel и TSMC приходится соответственно 32 % и 27 % глобальных инвестиций в разработку передовых технологий упаковки полупроводников. По уровню инвестиций в этой сфере Samsung Electronics занимает четвёртое место после ASE, тайваньской компании, занимающейся упаковкой и тестированием интегральных схем.

Intel использует для производства чипов технологию пространственной упаковки Foveros. В частности, с её помощью был изготовлен процессор Lakefield, вышедший в 2020 году, который нашёл применение в ноутбуках Samsung Electronics. Также 3D-упаковку чипов уже использует TSMC при изготовлении процессоров для компании AMD.

Samsung также активно работает над этим направлением. В 2020 году южнокорейская компания представила технологию X-Cube для 3D-упаковки чипов памяти с расположением ОЗУ SRAM на кристалле логики или центральном процессоре. А президент и глава подразделения по производству чипов Чой Си Ён (Choi Si-young) заявил на ежегодной конференции Hot Chips 2021, что компания разрабатывает «3,5D-упаковку» чипов.

TSMC запустила опытное производство 3-нм чипов, но столкнулась с проблемами их упаковки

По сообщению тайваньских источников, компания TSMC приступила к опытному производству 3-нм чипов. Массовый выпуск решений по заказам компаний Apple, AMD, Qualcomm и прочих планируется примерно через год — в четвёртом квартале 2022 года. И всё бы хорошо, но всплыла проблема отставания техпроцессов упаковки сложных многокристальных решений, а без этого настоящий прогресс будет задерживаться.

 Источник изображения: Pixabay

Источник изображения: Pixabay

Не секрет, что будущее самых передовых полупроводниковых решений лежит в плоскости создания объёмных гетерогенных структур. Кристаллы в составном чипе будут компоноваться как в горизонтальной плоскости, так и по вертикали. При этом число межчиповых соединений будет непрерывно расти и это будет влиять на диаметр или площадь контактов. Шаг контактов придётся снижать или чипы начнут быстро увеличиваться в размерах. Но, как признались в TSMC, компания испытывает трудности с масштабированием межсоединений меньше 2 мкм.

Выясняется, что TSMC успешно справляется с производством кристаллов по самым передовым техпроцессам, но упаковка нескольких кристаллов в один общий блок (корпус) с использованием интерпозеров и подложек начинает отставать. Согласно целям компании, с каждым новым поколением чипов шаг контактов должен уменьшаться на 70 %. В отношении 3-нм техпроцесса это условие, судя по заявлениям, не выполняется. Чем это грозит? Как минимум, производство станет дороже, пока TSMC или её субподрядчики по упаковке чипов не преодолеют все препятствия.

TSMC поручила часть процесса упаковки чипов сторонним компаниям

TSMC делегировала части процесса упаковки микросхем по технологии CoWoS (Chip-on-Wafer-on-Substrate, «чип на пластине на подложке») таким компаниям, как ASE Group и Amkor Technology, сообщает Digitimes. В первую очередь речь идёт о мелкосерийных специализированных микросхемах. При этом TSMC будет отвечать за размещение чипа на пластине, в то время как её партнёры будут отвечать за дальнейшее размещение всего этого на подложке.

 Источник изображения: ToyW / Shutterstock.com

Источник изображения: ToyW / Shutterstock.com

Учитывая отсутствие автоматизации, связанной с процессом упаковки «кристалла на пластине» на подложку, для него требуется больше рабочей силы, что и вынудило TSMC поручить данную работу партнёрам, имеющим соответствующий опыт. Кроме того, упаковка на подложке представляет собой наименее прибыльный этап передового процесса упаковки микросхем TSMC. Ожидается, что аналогичная модель аутсорсинга будет применена к технологиям 3D-упаковки TSMC в будущем.

Представленная в 2012 году технология упаковки чипов CoWoS от TSMC сталкивается с трудностями при широком внедрении из-за её высокой стоимости. Очевидно, решение о передаче на аутсорсинг части процесса упаковки должно оптимизировать усилия, направленные на более широкое внедрение технологии.

У TSMC появился быстрый и эффективный интерфейс для объединения нескольких кристаллов в один процессор

Важнейшей частью многокристальных решений в одной упаковке становятся интерфейсы. Раз уж кристаллы разнесены по подложке, соединяющие их шины должны иметь максимально возможную пропускную способность, минимальные задержки и низкое потребление. Сегодня существует с десяток таких открытых и проприетарных интерфейсов. И самый оригинальный из них, возможно, предложила компания Global Unichip Corp, за спиной которой стоит TSMC.

 Тестовая плата и инженерный образец интерфейса GLink

Тестовая плата и инженерный образец интерфейса GLink

Многие из интерфейсов для многокристальных упаковок в качестве крайнего логического элемента шины используют преобразователи SerDes. Это неизменный элемент едва ли не всех классических интерфейсов, преобразующий параллельный набор данных в последовательности для передачи по ограниченному набору линий и делающий обратное преобразование на другом (приёмном) конце линий.

Компания Global Unichip Corp (GUC) предлагает отказаться от SerDes как от устаревшего явления. Вместо него GUC предлагает собственный интерфейс GLink (GUC multi-die interLink), а TSMC подготовилась, чтобы по заказам клиентов встраивать GLink в многокристальные упаковки высокопроизводительных чипов, например, в SoC для флагманских смартфонов и не только.

Компания TSMC испытала на практике и готова предоставить симуляции использования интерфейса GLink для многокристальных упаковок типа InFO_oS и CoWoS применительно к 7-нм кристаллам. Утверждается, что GLink выгоднее использовать для указанных упаковок TSMC с несколькими кристаллами площадью до 2500 мм2. Новый интерфейс обеспечивает связь между кристаллами в упаковке без возникновения ошибок в полнодуплексном режиме с пропускной способностью 0,7 Тбит/с на каждый мм интерфейса. При этом потребление составляет всего 0,25 пДж/бит (0,25 Вт на 1 Тбит/с в полнодуплексном режиме).

Согласно полученным результатам, энергопотребление GLink на каждые 10 Тбит/с полнодуплексного трафика на 15–20 Вт ниже, чем в случае использования SerDes. Это в основном происходит по той причине, что SerDes имеют постоянную величину потребления вне зависимости от трафика, а потребление GLink зависит от объёма переданных данных. Поэтому в среднем при обычных нагрузках замена GLink на SerDes для связи кристаллов в упаковках обещает внушительную экономию энергии — до 20 раз.

 Два передовых метода многокристальной упаковки чипов компанией TSMC

Два передовых метода многокристальной упаковки чипов компанией TSMC

Наконец, GLink разработала и готовит пакет для лицензирования интерфейсов GLink для 5-нм техпроцесса TSMC и будущего 3-нм. В первом случае скорость обмена повысится до 1,3 Тбит/с на 1 мм интерфейса, а во втором — до 2,7 Тбит/с и всё это без повышения потребления для передачи каждого бита данных. Для 5- и 3-нм техпроцесса решения будут доступны в следующем году.

В связи с предложением отказаться от привычного SerDes в угоду GLink, хочется сказать, что сейчас настаёт время для отказа от привычного. ASIC и спец-чипы для машинного обучения и ИИ распространяются с огромной скоростью. По сравнению с классическими процессорами они так же непривычны и заставляют думать по-новому, и работать по-новому. И это, если подумать, просто замечательно. Индустрия вычислений давно морально застоялась. Ей давно недоставало хорошего пинка.

Amazon складывает гибкие смартфоны Motorola RAZR 5G перед отправкой клиентам

Новые смартфоны Motorola RAZR 5G, купленные на Amazon, могут приходить покупателям с распечатанной коробкой и отпечатками пальцев на самом аппарате. Это связано с тем, что Amazon открывает упаковку устройства и складывает смартфон перед отправкой клиенту.

 neowin.net

neowin.net

Компания заявляет, что это делается для того, чтобы лучше защитить дисплей RAZR при транспортировке. Сообщается, что Amazon беспокоится о том, что фиксация и защита устройства в упаковке недостаточно хорошо продумана. Напомним, что по задумке производителя Motorola RAZR 5G должен поставляться в разложенном виде в оригинальной прозрачной коробке, в которой смартфон предстаёт во всей красе. Кроме того, нижняя часть упаковки может выступать в качестве пассивного динамика для телефона.

Складной дисплей устройства действительно довольно хрупок, и Amazon, вероятно, не зря проявляет осторожность. Стоит заметить, что это первый раз, когда компания идёт на подобный шаг. Тем не менее, Amazon предоставляет на RAZR скидку в размере $400, которая должна компенсировать пользователям испорченное первое впечатление от смартфона.

Intel скоро прекратит выпуск специальной упаковки Core i9-9900K в виде додекаэдра

Производители процессоров за последние пару десятилетий сильно изменили своё отношение к продвижению продукции на рынок. После многих лет предельно простых упаковок и весьма посредственных кулеров в последнее время Intel и AMD стараются выделить свои решения: например, необычной коробкой на полках магазинов или системой охлаждения.

Хотя упаковка после приобретения товара имеет практически нулевую ценность, за исключением, возможно, фона во время потокового вещания, порой даже упаковка способна усилить шумиху вокруг нового устройства. Одним из последних вычурных примеров стала коробка Intel для процессора Core i9-9900K в виде синего прозрачного додекаэдра (правильный многогранник, составленный из двенадцати правильных пятиугольников). Никакого кулера в комплекте нет, но упаковка процессора довольно габаритная и призвана привлекать внимание.

Intel запустила пару недель назад семейство Comet Lake — 10-е поколение процессоров Core i, включающее флагман Core i9-10900K. Поскольку Core i9-9900K больше не находится на верхнем месте среди настольных процессоров, Intel решила прекратить выпуск 9900K в упомянутой специальной упаковке. В частности, розничные сети ещё могут до 26 июня заказать эти версии процессора, но последняя поставка состоится 10 июля. Обычная розничная версия всё ещё будет продаваться.

Кто-то может поспорить с утверждением, что упаковка способна сделать процессор хоть сколько-нибудь более интересным — для таковых лишние затраты на причудливую коробочку не оправданы. И тем не менее, нужно признать, что сегодня оформление продукта играет для многих важную роль: иначе не было бы специальных юбилейных изданий или ярких светящихся систем охлаждения в стандартной комплектации.

Представлен стандарт для тестирования всех кристаллов в 3D-упаковке

Не секрет, что дальнейшее развитие микроэлектроники лежит в плоскости нагромождения друг на друга разных кристаллов в виде 3D-упаковки. Для широкого продвижения этой концепции нужен был инструмент независимого тестирования кристаллов в стеках. Теперь такой инструмент есть.

Бельгийский исследовательский центр Imec сообщил, что недавно Ассоциация стандартов IEEE одобрила стандарт IEEE Std 1838. В феврале вся документация по новому стандарту появится в цифровой библиотеке IEEE Xplore, откуда её можно будет получить. Аббревиатура Std в названии стандарта расшифровывается как design-for-test или, по-русски, дизайн (разработка) для теста.

Запуск разработки стандарта был инициирован Imec и начался в 2011 году. Сначала рабочую группу возглавлял представитель бельгийского центра, а в последние годы работами руководил один из высших разработчиков компании Cadence. На разработку стандарта IEEE Std 1838, как видим, ушло почти 9 лет.

Необходимость в стандарте IEEE Std 1838 возникла по той причине, что в отрасли не было единого механизма тестирования стеков из нескольких собранных в столбик кристаллов. Между тем, вариантов вертикальной сборки кристаллов в стеки придумано довольно много, и кристаллы нужно уметь тестировать отдельно, на этапе частичной сборки, поле полной сборки и после завершения упаковки. Очевидно, подход «кто в лес, кто по дрова» может поставить в неудобное положение как проектировщиков, так и производителей, и заказчиков.

Усилиями рабочей группы инженеров стандарт IEEE Std 1838 позволяет протестировать каждый кристалл в собранном стеке с использованием универсальных инструментов и системы команд. И заказчик, и разработчик смогут оперировать одинаковыми наборами инструментов для проверки работоспособности каждого уровня в многослойном чипе.

Доступ к каждому кристаллу в стеке доступен через стандартный тестовый разъём или с помощью стандартных игл-зондов тестового оборудования. В архитектуру и сигнальный интерфейс IEEE Std 1838 вошли три составляющие. Регистр оболочки кристалла (DWR, die wrapper register), механизм последовательного управления (SCM, serial control mechanism) и опциональный гибкий параллельный порт (FPP, flexible parallel port).

Полностью новым стал только необязательный порт FPP. Это масштабируемый многобитовый механизм доступа для тестирования с массивным обменом данными с каждым слоем (кристаллом). Регистр DWR и механизм SCM уже используются в действующих стандартах с пометкой Std. Первый обеспечивает модульное тестирование кристалла на своём уровне и сканирует цепи на границе кристалла сверху и снизу. Второй ― это пересылка однобитовых команд управления на каждый уровень в процессе тестирования. Всё вместе обещает ускорить выход на рынок многокристальных решений с вертикальным расположением кристаллов. Особенно, когда новый стандарт будет внедрён в системы автоматического проектирования.

Упаковка от телевизоров Samsung превратится в домик для кошки или журнальный столик

Инновационный подход, предложенный компанией Samsung Electronics, позволит подарить вторую жизнь обычным картонным упаковкам для телевизоров, превратив их в предметы интерьера.

Оригинальная экологичная упаковка получила название Eco-Package. Она уже используется для телевизоров Samsung серии The Serif, которые выделяются уникальным дизайном.

Как отмечает Samsung, покупатели панелей The Serif смогут превратить упаковку от них в какой-либо предмет мебели, а не выкидывать её, как это происходит во многих случаях. К примеру, коробку можно трансформировать в журнальный столик, домик для кошки, прикроватную тумбочку или подставку для книг.

Инструкции по сборке предметов интерьера доступны по QR-коду на боковой стороне упаковки. С помощью них пользователю необходимо соединить напечатанные на картоне точки карандашом, вырезать получившиеся детали и собрать новый предмет интерьера. Отмечается, что весь процесс займёт не более 30–40 минут.

Уникальный дизайн Eco-Package отмечен наградой CES Innovation Awards за содействие эффективному использованию природных ресурсов.

Нужно также отметить, что с первой половины 2019 года все коробки, пакеты и другие материалы, в которых поставляются продукты и аксессуары Samsung, от мобильных устройств до крупногабаритной бытовой техники, выполняются из таких материалов, как биопластик и переработанная бумага.

Видео: новые складские роботы Uniqlo могут паковать футболки в коробки не хуже людей

Хотя роботы уже давно используются на складах для выполнения погрузочно-разгрузочных работ и задач по упаковке, с упаковкой изделий из текстиля до недавних они справлялись не так хорошо, как люди.

 Financial Times

Financial Times

Fast Retailing, родительская компания японского бренда по выпуску одежды Uniqlo, объединила усилия с японским стартапом Mujin для разработки роботов, которые могут идентифицировать, собирать и упаковывать одежду в коробки точно так же, как люди.

В видеоролике вы можете увидеть, как новые роботы управляются с изделиями из текстиля или трикотажа в пластиковой упаковке произвольной структуры, идентифицируя их и размещая в картонные коробки для дальнейшей отправки. Роботы даже могут брать листы бумаги, чтобы поместить их в указанные коробки.

Intel представила новые инструменты для многокристальной упаковки чипов

В свете приближающегося барьера в производстве чипов, которым становится невозможность дальнейшего снижения масштаба техпроцессов, на первый план выходит многокристальная упаковка кристаллов. Производительность процессоров будущего будет измеряться сложностью или, лучше сказать, комплексностью решений. Чем больше функций будет возложено на небольшой чип процессора, тем мощнее и эффективнее будет вся платформа. При этом сам процессор будет представлять собой платформу из массы разнородных кристаллов, соединённых высокоскоростной шиной, которая будет ничуть не хуже (по скорости и потреблению), чем если был это был один монолитный кристалл. Говоря иначе, процессор станет и материнской платой и набором плат расширения, включая память, периферию и прочее.

Компания Intel уже продемонстрировала реализацию двух фирменных технологий для пространственной упаковки разнородных кристаллов в один корпус. Это технологии EMIB и Foveros. Первая представляет собой встроенные в «монтажную» подложку мосты-интерфейсы для горизонтальной компоновки кристаллов, а вторая ― это трёхмерная или стековая компоновка кристаллов с использованием, в том числе сквозных вертикальных каналов металлизации TSVs. С помощью технологии EMIB компания выпускает FPGA поколения Stratix X и гибридные процессоры Kaby Lake G, а технология Foveros будет реализована в коммерческих продуктах во второй половине текущего года. Например, с её помощью будут выпускаться ноутбучные процессоры Lakefield.

Безусловно, Intel не будет на этом останавливать и продолжит активно развивать технологии по прогрессивной упаковке кристаллов. Конкуренты занимаются тем же самым. Как TSMC, так и Samsung разрабатывают технологии для пространственной компоновки кристаллов (чиплетов) и намерены дальше тянуть одеяло новых возможностей на себя.

На днях на конференции SEMICON West компания Intel вновь показала, что её технологии для многокристальной упаковки развиваются хорошими темпами. На мероприятии представлены три технологии, реализация которых состоится в ближайшее время. Надо сказать, что все три технологии не станут индустриальными стандартами. Все разработки Intel бережёт для себя, и будет предоставлять лишь клиентам на контрактное производство.

Первой из трёх новых технологий для пространственной упаковки чиплетов заявлена Co-EMIB. Это сочетание технологии недорогих мостов-интерфейсов EMIB с чиплетами Foveros. Многокристальные стековые конструкции Foveros можно связывать горизонтальными линками EMIB в сложные системы без ухудшения пропускной способности и снижения производительности. В Intel утверждают, что задержки и пропускная способность всех многоуровневых интерфейсов будет не хуже, чем в монолитном кристалле. Фактически за счёт предельной плотности размещения разнородных кристаллов общая производительность и энергоэффективность решения и интерфейсов будут даже выше, чем в случае монолитного решения.

Впервые технология Co-EMIB может быть реализована для производства гибридных процессоров Intel для суперкомпьютера Aurora, ожидаемого к поставке в конце 2021 года (совместный проект Intel и Cray). Прототип процессора был показан на SEMICON West в виде стека из 18 небольших кристаллов на одном большом кристалле (Foveros), пара которых соединялась горизонтально соединением EMIB.

Вторая из трёх новых технологий пространственной упаковки чипов Intel называется Omni-Directional Interconnect (ODI). Эта технология не что иное, как использование интерфейсов EMIB и Foveros для горизонтального и вертикального электрического соединения кристаллов. Вынести ODI отдельным пунктом заставило то, что компания реализовала питание чиплетов в стеке с помощью вертикальных TSVs-соединений. Этот подход даст возможность эффективно развести питание. При этом сопротивление 70-мкм TSVs-каналов для питания существенно снижено, что уменьшит число необходимых для подвода питания каналов и освободит площадь на кристалле для транзисторов (например).

Наконец, третьей технологией для пространственной упаковки Intel назвала интерфейс кристалл-кристалл MDIO. Это шина Advanced Interface Bus (AIB) в виде физического уровня для межкристального обмена сигналами. Строго говоря, это второе поколение шины AIB, которую Intel разрабатывает по заказу DARPA. Первое поколение AIB было представлено в 2017 году с возможностью передавать по каждому контакту данные со скоростью 2 Гбит/с. Шина MDIO обеспечит обмен на скорости 5,4 Гбит/с. Этот линк станет конкурентом шины TSMC LIPINCON. Скорость обмена LIPINCON больше ― 8 Гбит/с, но у Intel MDIO выше показатель плотности Гбайт/с на миллиметр: 200 против 67, так что Intel заявляет о разработке, которая не хуже, чем у конкурента.

Гаджеты Samsung будут поставлять в упаковке из крахмала и сахарного тростника

В 2019 году Samsung Electronics решила уделить повышенное внимание экологичности упаковки своей продукции. Чтобы стать дружественнее к природе, компания пообещала заменить традиционные пластиковые упаковочные материалы на более безопасные для окружающей среды, такие как бумага, переработанные пластмассы и пластмассы, получаемые из возобновляемых источников биомассы (так называемые биопластики). Смартфоны, планшеты и другая электроника бренда получат новую упаковку уже в первой половине текущего года, говорится в пресс-релизе южнокорейского гиганта.

К примеру, ложемент для коробок гаджетов начнут изготавливать из формованной бумажной массы, а от прозрачной пластиковой плёнки, которой обычно обклеивают зарядные устройства, вообще откажутся. При этом сами адаптеры питания будут иметь не глянцевую, как сейчас, а матовую поверхность. Что касается бумаги, то Samsung намерена впредь использовать только волокнистые материалы, сертифицированные международными организациями по защите окружающей среды.

Для полиэтиленовых пакетов, в которых обычно поставляются штатные аксессуары — кабели, гарнитуры и прочая мелочь — также найдут экологически безопасную альтернативу. Равно как и для мягких синтетических плёнок, защищающих поверхности телевизоров и прочей техники при транспортировке. Для производства последних начнут применять натуральное сырьё, такое как крахмал и сахарный тростник. Одновременно с этим Samsung продолжит наращивать объёмы утилизации вышедшей из эксплуатации электроники: к 2030 году она рассчитывает собрать 7,5 млн тонн отработавших своё устройств и использовать 500 000 тонн переработанных пластмасс.

К упаковке и тестированию 7-нм продукции AMD допустили китайцев

Несмотря на шпионские скандалы, торговую войну между США и Китаем, а также аресты сотрудников китайских компаний разорвать тесные производственные связи между американскими и китайскими компаниями совершенно невозможно. В очередной раз нас в этом убеждает свежая новость о разделении заказов на упаковку 7-нм CPU и GPU компании AMD между тайваньскими упаковщиками и китайским упаковщиком. Как докладывает сайт DigiTimes со ссылкой на осведомлённые источники, 7-нм продукцию AMD будут упаковывать, тестировать и маркировать три компании: тайваньские TSMC и SPIL и китайская TFME.

 2.5D упаковка TSMC: InFO и CoWoS

2.5D упаковка TSMC: InFO и CoWoS

Начнём с китайцев. В своё время компания Fujitsu продала акции китайского подразделения компании Nantong Fujitsu Microelectronics в собственность китайских акционеров, после чего была переименована в TFME (TongFu Microelectronics). В конце апреля 2016 года TFME выкупила 85 % акций региональных подразделений компании AMD по упаковке и тестированию чипов: AMD Suzhou и AMD Penang. Формально это СП TF AMD, но доля AMD в 15 % не делает её определяющей в судьбе компании.

 Процессор AMD Epyc Rome (упаковка, похожая на Flip-Chip)

Процессор AMD EPYC Rome (упаковка, похожая на Flip-Chip)

Два других упаковщика — TSMC и SPIL — это тайваньские компании, которые лояльны американскому бизнесу. Три года назад акции компании SPIL (Siliconware Precision Industries) пыталась купить компания Tsinghua Unigroup — основатель производства национальной 3D NAND в Китае, но этому препятствовал другой тайваньский упаковщик — компания ASE Technology Holding. Сейчас SPIL входит в холдинг ASE и является подчинённой ему структурой.

 Процессор AMD Zen 2 (упаковка, похожая на Flip-Chip)

Процессор AMD Zen 2 (упаковка, похожая на Flip-Chip)

Компания TSMC, как говорится, в рекламе не нуждается. С 2014 года TSMC совершила гигантский скачок на рынок упаковки и тестирования чипов и сегодня считается крупнейшим упаковщиком 2.5D и 3D-компоновок. Первые в индустрии 2.5D графические процессоры AMD Fiji, например, упаковывали компании Amkor Technology и Advanced Semiconductor Engineering (ASE), а мост-подложку (интерпозер) выпускала компания UMC. В TSMC своевременно поняли перспективность направления и освоили для 2.5D-компоновки технологию упаковки CoWoS (chip-on-wafer-on-substrate). Теперь TSMC не только будет выпускать 7-нм кристаллы CPU и GPU компании AMD, она готова завершать цикл выпуска изделий тестированием, упаковкой и маркировкой. Ни копейки конкурентам.

 Графический процессор AMD Radeon VII (упаковка, похожая на CoWoS)

Графический процессор AMD Radeon VII (упаковка, похожая на CoWoS)

Правда, источник выдаёт следующую информацию, в которой мы усомнимся. Якобы TSMC будет упаковывать с помощью CoWoS 7-нм серверные продукты AMD, а SPIL и TFME будут тестировать и паковать массовые 7-нм процессоры и GPU AMD в упаковке Flip-Chip (перевернутый кристалл). На деле процессоры EPYC и Zen 2 упакованы методом Flip-Chip, а GPU с памятью HBM требуют интерпозер и упаковку CoWoS. Так что к предоставленной информации надо относиться с осторожностью.

Intel представила первую в мире «гибридную» x86-совместимую архитектуру

На мероприятии Intel Architecture Day глава подразделения Core and Visual Computing Group Раджа Кодури (Raja Koduri) представил первую в мире, по его словам, гибридную x86-совместимую микроархитектуру компании. Звучит излишне громко, но выглядит интересно и перспективно. На деле Кодури рассказал о новой 3D-упаковке разноплановых кристаллов в одно целое, но компактное решение. Фактически мы видим развитие идеи многочиповых упаковок, которая до этого была реализована компанией в виде упаковки EMIB (Embedded Multi-die Interconnect Bridge). Но если EMIB представляла собой бюджетный аналог 2.5D-упаковки (если сравнивать с мостом-подложкой для GPU AMD и NVIDIA с памятью HBM), то новая 3D-упаковка выводит Intel далеко вперёд по отношению к многочиповым продуктам тех же AMD и NVIDIA.

 Intel

Intel

Что же предлагает Intel? Как и AMD, компания Intel говорит об отдельных кристаллах как о чиплетах (chiplets). Итоговый гибридный чип собирается из нескольких чиплетов, каждый из которых может быть выпущен в собственном техпроцессе с любыми технологическими нормами. Чиплеты распаиваются на мост-подложку — что-то типа упаковки Zen 2, но Intel говорит о необходимости идти дальше. Мост должен быть активным. Он должен содержать цепи по управлению шинами для связи чиплетов и должен компенсировать затухания и обеспечивать согласование линий. Фактически, мост-подложка — это отдельный микроконтроллер со сквозными соединениями металлизации типа TSVs, на который распаиваются чиплеты и который обеспечивает основу для сборки и упаковки гибридного решения в корпус типа BGA.

 Intel

Intel

Самое интересное, что Intel готовится выпускать решения в новой упаковке менее чем через год — во второй половине 2019 года. Технология получила имя «Foveros». В качестве демонстрации Кодури показал прототип решения в упаковке со сторонами 12 мм высотой 1 мм с 10-нм логикой, установленной верхом на SoC, выпущенной в 22-нм техпроцессе (ориентировочно) и с памятью над логикой. Всё это входит в один компактный корпус. За счёт использования базовой логики (чипсета?), выпущенной с использованием не самого передового, но энергоэффективного техпроцесса, потребление всего чипа в режиме сна удалось снизить до 2 мВт.

 Intel

Intel

По мнению Intel, дальнейшее действие закона Мура может быть продолжено только за счёт перехода на 3D-упаковку, что позволит снизить потребление решений и увеличить если не производительность, то функциональность за счёт гибридизации процессоров, SoC, FPGA, ускорителей и прочей сложной логики. И это не просто декларация — это план, реализация которого уже началась.

window-new
Soft
Hard
Тренды 🔥
Новая статья: Metal: Hellsinger — адская симфония. Рецензия 20 ч.
Новая статья: Gamesblender № 589: «большой угон» GTA VI, презентация GeForce RTX 4000, бета Street Fighter 6 и Uncharted 4 на ПК 21 ч.
Видео в Instagram Stories длиной до 60 секунд больше не разрезаются на фрагменты 24-09 18:24
Лондонская полиция арестовала подозреваемого во взломе подростка — связь с инцидентами Uber и Rockstar Games официально не подтверждается 24-09 11:58
В TikTok появилась возможность минусовать комментарии 24-09 11:14
Новая статья: Soulstice — взрыв из прошлого. Рецензия 24-09 00:22
Система аутентификации и управления доступом «Рутокен» версии 5 получила сертификат ФСТЭК России 24-09 00:16
Платное дополнение с роглайк-режимом для Black Book сделают временно бесплатным в Steam 23-09 22:25
Слухи: раллийный симулятор WRC от Codemasters позволит создать собственную машину с нуля 23-09 21:19
Тактическая ролевая игра The DioField Chronicle поступила в продажу 23-09 20:31