Теги → архитектуры
Быстрый переход

Процессоры «Байкал Т1» ― лебединая песня MIPS? Владелец архитектуры объявил о банкротстве

Разработчики архитектуры MIPS, а потом и новые владельцы технологий и патентов одноимённой компании изо всех сил старались удержать её на плаву. Однако череда последних событий показывает, что судьба архитектуры повисла на волоске. Дело даже дошло до банкротства компании Wave Computing, получившей активы MIPS практически из рук Imagination Technologies.

www.cnx-software.com

www.cnx-software.com

На днях сайт Semiwiki сообщил слух, что компания Wave Computing уволила всех сотрудников и попросила защиты от кредиторов согласно 11 параграфу Закона о банкротстве. У компании Wave Computing якобы возникли проблемы с продвижением ИИ-ускорителей собственной разработки для решений широкого спектра производительности. Вместе с Wave Computing в подвешенном состоянии оказались активы компании MIPS, включая архитектуры, патенты и лицензии на использование разработок сторонними компаниями.

Активы MIPS компания Wave Computing получила летом 2018 года от компании Tallwood MIPS. Обе они, что интересно, через посредников управлялись одним и тем же инвестиционным фондом Tallwood Venture Capital. Фонд Tallwood приобрёл активы MIPS в 2017 году у компании Imagination Technologies, когда та находилась на пороге банкротства. При этом было сделано всё возможное, чтобы активы MIPS не утекли в Китай. Китай, между тем, и так создал нишу процессоров на архитектуре MIPS. Это знаменитые процессоры Loongson. Добавлять к этому весь пакет разработок MIPS никто на Западе не хотел.

К сожалению для Wave Computing и тех, кто интересовался архитектурой MIPS, компания не смогла добиться успеха. В декабре 2018 года Wave Computing объявляет архитектуру MIPS открытой и многое раскрывает для бесплатного доступа. Увы, год спустя Wave Computing отменила эту инициативу. Вероятно, открытость не принесла того эффекта, на который компания рассчитывала.

В феврале этого года произошло ещё одно событие. Два из трёх специалистов, которые официально занимались сопровождением MIPS ядром Linux, прекратили свою работу. В апреле всё запуталось ещё сильнее. Некая компания CIP United с явными китайскими корнями 6 апреля подала иск против MIPS LLC. В иске она утверждала, что ещё 11 апреля 2019 года получила эксклюзивные лицензионные права на MIPS для материкового Китая, Гонконга и Макао. Похоже на рейдерский захват или на сделку сомнительного характера. Будет интересно узнать, чем всё закончится. Тем более что архитектуру MIPS довольно неплохо начали эксплуатировать российские проектировщики из компании «Байкал Электроникс».

Свежие патенты AMD намекают на разработку монструозных гибридных процессоров

Гетерогенные архитектуры с процессорами, GPU и памятью на общей подложке стали главным направлением для развития супервычислений и ускорителей ИИ. На уровне микросхем это проявляется в многокристальной компоновке как в одной плоскости, так и в трёх измерениях. Тем самым на первый план выходит согласованная работа всех составных частей «суперчипа», что требует углублённых архитектурных разработок и поощряет защитить их патентами.

Но прежде чем продолжить, вернёмся на четыре с половиной года назад. В августе 2015 года стало известно, что компания AMD ведёт разработку мощнейшего APU под названием Exascale Heterogeneous Processor (EHP). Всё, что было известно о проекте, мы сообщили в новости за 3 августа 2015 года. Больше об EHP ничего не было слышно до этой недели. Вкратце напомним, EHP представлял собой гибридное 32-ядерное решение с предположительно 3072 потоковыми процессорами и бортовой памятью HBM2 объёмом не менее 32 Гбайт.

В последующие годы архитектура Zen и более новые версии сделали явью 32- и даже 64-ядерные процессоры в многокристальной компоновке. Однако APU, подобных проекту EHP, компания так и не представила. Интересно, что в марте этого года технический директор AMD Марк Пейпермастер (Mark Papermaster) признался, что компания разрабатывает проекты многокристальных упаковок с расположением кристаллов (чиплетов) как в одной плоскости на единой подложке, так и в пространственной 3D-конфигурации (X3D).

Пространственная компоновка позволит GPU и CPU располагаться друг над другом, тогда как на картинке с проектом EHP вычислительные ядра ютятся на периферии GPU. Впрочем, входящий в моду подход с чиплетами CPU и GPU позволит расположить кристаллы в одной плоскости. Современные межчиповые (межкристальные) шины AMD позволяют это сделать. Так легче обеспечить охлаждение кристаллам, хотя придётся пожертвовать малыми задержками.

Но это всё присказка. Сказка в том, что один из энтузиастов обнаружил пакет относительно новых патентов AMD, в которых компания рассказывает о развитых гетерогенных архитектурах и пока ещё не реализованных технологиях работы графических процессоров. Например, в одном из патентов говорится о динамическом управлении памятью графического процессора. Это имеет особенный смысл, если бортовой и общей памятью для GPU и CPU будет память HBM.

Из этого наши коллеги с сайта WCCFTech сделали вывод, что AMD продолжает тайно работать над проектом Exascale Heterogeneous Processor. На наш взгляд, они выдают желаемое за действительное. Но это вовсе не значит, что AMD не работает над гетерогенной архитектурой для супервычислений, когда множество вычислительных и графических ядер будут работать согласованно в виде условно одного процессора. Что касается аббревиатуры EHP, то её на себя с полным правом могут примерить и проекты Intel, и проекты ARM, и много кто ещё. Такова тенденция.

Intel будет каждые пять лет представлять полностью новую процессорную архитектуру

В апреле 2018 года Джим Келлер (Jim Keller) присоединился к команде Intel, чтобы возглавить разработку процессорных архитектур. В своём недавнем интервью Джим признался, что хотел бы заставить Intel каждые пять лет разрабатывать полностью новую архитектуру, хотя сейчас это происходит раз в десятилетие.

Источник изображения: Intel

Источник изображения: Intel

Компания Intel уже вывела на рынок процессоры Ice Lake с микроархитектурой Sunny Cove, до конца года появятся процессоры Tiger Lake с микроархитектурой Willow Cove и существенно переработанной структурой кеш-памяти, но вряд ли влияние Джима Келлера почувствуется ранее выхода микроархитектуры Golden Cove, который намечен на 2021 год или более поздний период. Сторонние эксперты считают, что радикально новую архитектуру Келлеру и его подопечным удастся создать не ранее 2023 года — по сути, через пять лет после перехода Джима на работу в Intel.

На уходящей неделе ведущему канала Lex Fridman удалось взять у Джима Келлера полуторачасовое интервью, и где-то на двадцать девятой минуте речь зашла о необходимых условиях успеха Intel в сфере создания новых архитектур. Келлер заявил, что в современных реалиях, нужно каждые три года представлять новую архитектуру, но в идеале каждые пять лет её нужно создавать с нуля. Сейчас такое радикальное обновление происходит раз в десять лет, и Джим готов приложить усилия к тому, чтобы поменять существующее положение дел.

Эти перемены дадутся ценой неимоверных усилий. Придётся преодолевать сопротивление маркетинговых структур, которые ориентированы на достижение краткосрочных результатов, но не очень готовы жертвовать ими ради достижения отдалённой цели. По словам Келлера, во многих случаях лучше делать «долгосрочную ставку», жертвуя чем-то в краткосрочной перспективе, история многих компаний подтверждает, что это себя оправдывает. Разработка последовательно выходящих на рынок архитектур двумя параллельными командами специалистов в «шахматном порядке» позволяет нивелировать «провалы» между периодами выхода радикально обновлённых продуктов.

Intel вошла в CHIPS Alliance и подарила миру шину Advanced Interface Bus

Открытые стандарты приобретают всё больше сторонников. Гиганты рынка ИТ вынуждены не только считаться с этим явлением, но также отдавать открытым сообществам свои уникальные разработки. Свежим примером стала передача шины Intel AIB союзу CHIPS Alliance.

На этой неделе компания Intel стала участником CHIPS Alliance (Common Hardware for Interfaces, Processors and Systems). Как следует из расшифровки аббревиатуры CHIPS, этот индустриальный консорциум работает над разработкой целого спектра открытых решений для SoC и высокоплотных упаковок чипов, например, SiP (system-in-packages).

Став членом альянса, компания Intel пожертвовала сообществу созданную в её недрах шину Advanced Interface Bus (AIB). Разумеется, не из чистого альтруизма: хотя шина AIB позволит создавать эффективные межчиповые интерфейсы всем желающим без выплаты отчислений Intel, в компании также рассчитывают повысить популярность собственных чиплетов.

Шина AIB разрабатывается компанией Intel по программе агентства DARPA. Военных США давно интересует высокоинтегрированная логика, состоящая из нескольких кристаллов. Первое поколение шины AIB компания представила в 2017 году. Скорость обмена тогда достигла 2 Гбит/с по одной линии. Второе поколение шины AIB представлено в прошлом году. Скорость обмена выросла до 5,4 Гбит/с. Кроме того, шина AIB предлагает наилучшую в отрасли плотность скорости обмена на мм: 200 Гбит/с. Для многокристальных упаковок это важнейший параметр.

Важно отметить, что шина AIB безразлична к техпроцессу и методу упаковки. Она может быть реализована как в пространственной многокристальной упаковке Intel EMIB, так и в уникальной упаковке TSMC CoWoS или в упаковке другой компании. Гибкость интерфейса окажет хорошую услугу открытым стандартам.

В то же время следует напомнить, что другое открытое сообщество ― Open Compute Project ― также разрабатывает свою шину для соединения чиплетов (кристаллов). Это шина Open Domain-Specific Architecture (ODSA). Рабочая группа для создания ODSA создана сравнительно недавно, поэтому вступление Intel в CHIPS Alliance и передача сообществу шины AIB может оказаться игрой на упреждение.

Видеоядра на открытой архитектуре RISC-V готовятся проникать в GPU, процессоры и ускорители

Архитектура RISC-V доросла до графических процессоров (видеоядер), которые готовы проникать в однокристальные сборки в самом широком спектре применений: от мобильных платформ до компьютерной графики и ускорителей ИИ. Об этом сообщает пресс-релиз разработчика ― молодой компании Think Silicon. Компания Think Silicon в этом году отметила своё 12-летие и уже предлагает на архитектуре RISC-V простые GPU NEMA для микроконтроллеров. Новая разработка Think Silicon ― ISA-совместимые графические ядра RISC-V NEOX|V предложена в качестве интегрированных видеоядер для SoC широкой направленности, где требуются ускорение компьютерной графики и (или) ускорение расчётов GPGPU и процессов машинного обучения.

Предварительное знакомство с GPU NEOX|V состоится с 10 по 12 декабря на саммите RISC-V Summit в Сан-Хосе. Архитектура NEOX|V многоядерная с поддержкой многопоточного исполнения команд. Она опирается на набор ISA-инструкций RISC-V64GC с адаптивной внутренней шиной NoC (Networks-on-Chip). Допустимые конфигурации начинаются с 4 ядер и завершаются 64-ядерными решениями. Кластеры могут насчитывать от 1 до 16 элементов. В зависимости от числа ядер/кластеров производительность может меняться в пределах от 12,8 до 409,6 гигафлопс в случае  тактовой частоты 800 МГц. Поддерживаются вычисления с точностью FP16, FP32 и FP64 плюс исполнение инструкций SIMD.

Набор для разработчиков NEOX|V SDK содержит Verilog RTL, встроенные решения для тестирования и компиляторы LLVM C/C++ и GCC C/C++. Поддерживаются открытые фреймворки OpenGL ES и Vulkan через межплатформенное ПО GLOVE. Также SDK поддерживает собственные инструкции разработчиков для всех режимов: Computer Graphics, Compute и AI. Платформа для изучения реализована на базе Xilinx SoC FPGA и симуляторе SW Cycle Accurate. Поддерживаются ОС Linux, RTOS и Wear OS.

По словам Think Silicon, особое внимание уделено удобству разработчиков. Предложенное решение позволит значительно сократить издержки на разработку программной поддержки новых продуктов, а таковые, как сообщают аналитики EE Times, сегодня удерживают от 60 % до 70 % затрат на разработку. Поэтому, например, компания Think Silicon делает акцент на фреймворк, который позволяет клиентам создавать собственные инструкции для NEOX|V, которые делают каждое решение оптимальным для выполнения своих задач.

Чиплеты станут на поток: к концу года появятся первые инструменты для проектирования

Компании Intel и AMD уже используют технологию проектирования процессоров, которая предполагает сборку на одной подложке процессора вычислительных ядер и других блоков, например, когда AMD в процессорах Ryzen объединяет 12-нм I/O-контроллер и 7-нм блоки с ядрами. Но это проприетарные технологии, тогда как чиплеты могут стать находкой для всей индустрии, если технология обретёт черты стандарта или будет реализована в виде открытого проекта. Последний подход уже начал реализовываться и вскоре обещает явить миру первые плоды.

Так, в рамках открытой инициативы Open Compute Project (OCP) с марта 2019 года группой компаний разрабатывается проект Open Domain-Specific Architecture (ODSA). Кстати, среди проектов DARPA также можно найти похожий проект Domain-Specific System on Chip (DSSoC). Проект ODSA по созданию открытой доменной архитектуры ведут несколько групп, включая группы PoC (Proof of Concept или прототипирования), PHY (физических интерфейсов) и Business Working (как всё это продавать и не нарваться на иски).

На днях группа Proof of Concept, в которую вошли компании Achronix, Cisco, Facebook, Netronome, NXP и zGlue, сообщила о намерении до конца текущего года предоставить концептуальную программную платформу для проектирования SoC с использованием чиплетов. Платформа предполагает объединение, взаимодействие и возможность простой замены одних чиплетов на другие при проектировании ускорителей в виде однокристальных решений. В данном случае, как видим, предполагается достичь более высокой степени интеграции, чем просто объединение на одной подложке нескольких разнотипных кристаллов от разных разработчиков.

Технология проектирования SoC-ускорителей из наборов условно стандартизированных чиплетов с общими интерфейсом и слоями связи поможет выйти на рынок небольшим компаниям, которые не могут и не должны заниматься проектированием глобальных SoC. Разнообразие ещё никому не вредило. Особенно, если группа ODSA Business Working поможет в создании рынка для торговли чиплетами, а это будет большой рынок. Как считают аналитики IHS/Informa, к 2024 году рынок чиплетов может достичь $3 млрд и $10 млрд к 2030 году.

В процессорах выявлена новая уязвимость, обходящая защиту против Spectre и Meltdown

После появления информации об уязвимостях микропроцессорных архитектур в отношении спекулятивного выполнения команд, печально известных под именами Spectre и Meltdown, можно было не сомневаться, что последуют новые и удивительные открытия в сфере кибернетической безопасности (или опасности?). За прошедшие с анонса Spectre и Meltdown полтора года выявилось много дыр и уязвимостей в процессорных архитектурах Intel, AMD и ARM. Почти всё из обнаруженного удалось «залатать» патчами, исправлениями в микрокоде и даже в архитектуре, но выстроенная защита оказалась бесполезной для новых уязвимостей в механизмах спекулятивной работы процессоров.

На конференции Black Hat USA исследователи из компании Bitdefender рассказали, что данные из кеша процессоров можно извлекать без ведома жертвы даже вокруг защиты от Spectre и Meltdown. Каждая из этих уязвимостей построена на принципе атаки по побочным (сторонним) каналам и извлекает чувствительные для пользователя данные из кеша процессоров либо с использованием первоначального доступа к данным в кеш-памяти.

В попытке предугадать ветвление команд механизм спекулятивного исполнения загружает наиболее вероятные для исполнения инструкции и данные, обрабатывает их и затем откатывается назад, если угадать не получилось. До загрузки новых инструкций кеш процессора содержит мусорные для пользователя данные, но в них может оставаться такая важная для пользователя информация, как пароли и другое. Эти данные не защищены так тщательно, как, например, ядро ОС в защищённой системной памяти компьютера, а значит, злоумышленник может считать эту информацию. Как? Простой перебор букв, цифр и символов укажет на хранящиеся в кеше по скорости отклика. Всё, что подтверждается максимально быстро, и есть ответ на искомые запросы. При должном терпении и сообразительности из этой информации можно собрать ту, которую пользователь боится потерять больше всего на свете. И главное, никто ничего не заметит.

По похожему принципу строились атаки по сторонним каналам Spectre и Meltdown. Intel и другие участники процесса частично или полностью закрыли эти дыры. Однако специалисты Bitdefender показали, что атаку можно провести с использованием стандартной инструкции SWAPGS в архитектуре x86-64 (инструкция SWAPGS запускает начало адресации защищённой памяти, куда загружается ядро операционной системы). Механизм спекулятивной загрузки команд с использованием SWAPGS начал использоваться в процессорах Intel с 2012 года. У вас какого года процессор? Испугались? В июле Microsoft встроила патч против уязвимости SWAPGSAttack (CVE-2019-1125) в набор обновлений. Поэтому на данный момент все, кто обновился, уже могут не опасаться уязвимости SWAPGSAttack. Но это не касается, например, Windows XP и других ОС, которые перестали поддерживаться. Linux, кстати, равнодушен к SWAPGSAttack в любом проявлении.

Исследователи проверили действие уязвимости на процессорах Intel. Компания Microsoft заявляет об уязвимости к SWAPGSAttack также процессоров AMD и ARM (по аналогии со Spectre). Специалисты Red Hat склонны освободить от ответственности ARM, но уверены в уязвимости к SWAPGSAttack процессоров AMD и Intel.

Российские физики с русскими коллегами из США и Франции создали «невозможный» конденсатор

Некоторое время назад в издании Communications Physics вышла научная статья «Harnessing ferroelectric domains for negative capacitance», авторами которой стали российские физики из Южного федерального университета (Ростов-на-Дону) Юрий Тихонов и Анна Разумная, физики из французского Университета Пикардии имени Жюля Верна Игорь Лукьянчук и Анаис Сен, а также материаловед из Аргоннской национальной лаборатории Валерий Винокур. В статье рассказано о создании «невозможного» конденсатора с отрицательной ёмкостью, который был предсказан десятилетия назад, но получил практическое воплощение только теперь.

Смещение доменой стены - зоны разделения полярности - под воздействием внешнего управляющего напряжения (Argonne National Laboratory)

Смещение доменной стены ― зоны разделения полярности ― под воздействием внешнего управляющего напряжения (Argonne National Laboratory)

Разработка обещает революцию в электронных цепях полупроводниковых устройств. Пара из «отрицательного» и обычного конденсатора с положительным зарядом, соединённая последовательно, повышает уровень входного напряжения в заданной точке выше номинального значения до необходимого для работы конкретных участков электронных цепей. Иными словами, процессор может питаться сравнительно низким напряжением, но те участки цепей (блоки), которым для работы необходимо повышенное значение напряжения, с помощью пар «отрицательных» и обычных конденсаторов получат контролируемое питание с увеличенным вольтажом. Это обещает улучшить энергоэффективность вычислительных цепей и многое другое.

До данной реализации отрицательных конденсаторов аналогичный эффект достигался кратковременно и только с соблюдением специальных условий. Российские учёные вместе с коллегами из США и Франции придумали устойчивую и простую структуру отрицательных конденсаторов, подходящую для массового производства и для работы в обычных условиях.

Разработанная физиками структура отрицательного конденсатора представляет собой две разделённые области, каждая из которых содержит наночастицы ферроэлектрика с зарядом с одинаковой полярностью (в советской литературе они назывались сегнетоэлектрики). В обычном состоянии ферроэлектрики имеют нейтральный заряд, что происходит из-за произвольно ориентированных доменов внутри материала. Учёные сумели развести наночастицы с одинаковым зарядом по двум раздельным физическим областям конденсатора ― каждые в свою область.

На условной границе между двумя разнополярными областями тут же возникла так называемая доменная стена ― область изменения полярности. Оказалось, что доменную стену можно перемещать, если к одной из областей структуры подвести напряжение. Смещение доменной стены в одном направлении стало эквивалентно накоплению отрицательного заряда. Причём, чем сильнее заряжается конденсатор, тем ниже напряжение на его обкладках. В обычных конденсаторах всё не так. Повышение заряда ведёт к увеличению напряжения на обкладках. Поскольку отрицательный и обычный конденсатор включены последовательно, процессы не нарушают закон сохранения энергии, но приводят к появлению интересного явления в виде наращивания напряжения питания в нужных точках электронной цепи. Любопытно увидеть, как эти эффекты будут реализованы в электронных цепях.

Представлен релиз открытой микроархитектуры MIPS R6

В декабре прошлого года компания Wave Computing, получившая разработки и патенты компании MIPS Technologies после банкротства Imagination Technologies, сообщила о намерении сделать набор 32- и 64-битных команд MIPS, инструменты и архитектуру открытыми и свободными от лицензионных выплат. Доступ к пакетам для разработчиков Wave Computing обещала обеспечить в течение первого квартала 2019 года. И они успели! В конце этой недели на сайте MIPS Open появились ссылки на архитектуру/ядра MIPS R6 и сопутствующие инструменты и модули. Всё можно скачать и использовать по своему усмотрению и за это не нужно будет платить. В дальнейшем компания продолжит выкладывать новые ядра в открытый доступ.

В первые пакеты для свободного скачивания включены наборы 32- и 64-битных инструкций MIPS Instruction Set Architecture (ISA) Release 6, расширения MIPS SIMD, расширения MIPS DSP, поддержка многопоточности MIPS Multi-Threading, MIPS MCU, коды компрессии microMIPS и MIPS Virtualization. Также в MIPS Open включены элементы, необходимые для проектирования ядер MIPS самостоятельно ― это MIPS Open Tools и MIPS Open FPGA.

Элемент MIPS Open Tools охватывает интегрированную среду для разработки встраиваемых систем с ОС реального времени и продуктов для встраиваемых систем под управлением Linux. Он позволит разработчику построить, отладить и развернуть для запуска приложений индивидуальный проект как аппаратно-программную платформу. Элемент MIPS Open FPGA ― это обучающая программа (среда) для желающих углубить познания в предмете (архитектуре). Изначально MIPS Open FPGA была разработана для студентов и поддержана всесторонними справочными материалами по процессорам MIPS.

В качестве бонуса с пакетом MIPS Open FPGA идёт код RTL для будущих ядер MIPS microAptiv. Эти ядра будут анонсированы позже в текущем году и предоставлены в качестве примера для некоммерческого ознакомления с будущими продуктами. Это будут небольшие энергоэффективные вычислительные ядра, выход которых ожидается через несколько недель.

DARPA ищет компьютерную архитектуру, которой можно доверить любые секреты

В рамках стартовавшей прошлым летом глобальной программы оборонного агентства DARPA по возрождению электроники в США будет запущена подпрограмма для разработки доверенной компьютерной архитектуры. Новая программа называется GAPS (Guaranteed Architecture for Physical Security), что переводится на русский как архитектура с гарантированной на физическом уровне безопасностью.

Технологий защиты данных на смартфонах и ПК воз и маленькая тележка. В том числе существует масса стандартов и физических методов защиты данных в виде модулей доверенных вычислений, токенов и прочего. Как показывает практика, всего этого недостаточно для гарантированной защиты чувствительной для пользователя или секретной информации коммерческой или государственной важности. И дело даже не в том, что данные украли. Проблема в том, что совершенно неизвестно, какие данные скомпрометированы, а какие нет.

Программа GAPS призвана гарантированно ответить на вопрос, была ли утечка информации или нет. Защита данных должна быть реализована на физическом уровне в виде адаптируемой и легко интегрируемой в ПК, смартфоны и другую электронику вычислительной архитектуры и программного обеспечения. Надстройка безопасности должна быть прозрачной для разработчиков и не затрагивать частные аппаратные проекты и фреймворки. Кроме того, физическая защита при передаче данных должна изолировать передаваемую информацию и уведомлять о степени защиты принимающей стороны. Попросту говоря, пользователь по поводу всех вводимых на устройстве данных получает гарантированный ответ, где они будут храниться (локально или удалённо) и с какой степенью защиты.

Современные решения по защите данных, считают в DARPA, либо слишком сложны для реализации и использования неподготовленными людьми, либо не дают однозначного ответа на вопрос о том, куда деваются данные после ввода. Облачные системы только добавили неопределённости в эту ситуацию. Регулярные и многочисленные сообщения об утечках персональных данных служат наглядным подтверждением несовершенства защиты и неосведомлённости граждан о том, где гуляет информация с их смартфонов.

В общем случае программа GAPS предполагает поиск решений в трёх областях. Во-первых, создание аппаратных решений и интерфейсов. Во-вторых, разработку сопутствующего программного инструментария. В-третьих, интеграция компонентов и инструментов, включая проверку в составе действующих систем Министерства обороны США. Также в рамках программы GAPS будет решаться вопрос адаптации физической защиты данных в коммерческих платформах и в системах для личного использования.

Архитектура MIPS становится открытой

Невероятная новость! Архитектура MIPS, которую по ряду причин можно назвать несостоявшейся ARM, станет открытой и свободной от лицензионных выплат. Как признался президент компании Wave Computing по вопросам лицензирования Артур Свифт (Art Swift), у наших партнёров после этой новости «челюсть упала». Если бы это произошло два–три года назад, то сегодняшнего расцвета тоже открытой архитектуры RISC-V могло бы и не быть. Впрочем, два или три года назад никто не мог представить, что архитектура MIPS уйдёт в свободное плавание и, в конце концов, станет открытой для разработчиков.

Вкратце напомним, что архитектура MIPS и ключевые патенты на неё были куплены компанией Imagination Technologies в ноябре 2012 года. Предполагалось, что Imagination создаст платформы для мобильных устройств из вычислительных ядер MIPS и графических ядер PowerVR. Это должен был быть ответ графическим и вычислительным ядрам ARM. Увы, компания Apple похоронила эти планы или, по крайней мере, заколотила крышку гроба с этими планами, когда объявила об отказе от ядер PowerVR.

Вскоре Imagination была продана инвестиционному фонду Canyon Bridge с китайским капиталом, а архитектура MIPS с 350 патентами и 200 лицензиями ушла американскому фонду Tallwood VC. Фонд Tallwood VC для распоряжения активами MIPS создал стартап Wave Computing. Целью это стартапа стала адаптация MIPS для решений ИИ от периферии до ЦОД.

Российский Baikal-T1 выполнен с использованием архитектуры MIPS

Российский Baikal-T1 выполнен с использованием архитектуры MIPS

Итак, в понедельник компания Wave Computing объявила о запуске инициативы по свободному распространению набора инструкций MIPS, включая новейшие 32- и 64-разрядные. Эти наборы будут распространяться без необходимости лицензирования и уплаты роялти. Более того, разработчики получат право распоряжаться патентами на архитектуры MIPS без необходимости за них платить. Щедро? Безусловно, но это может помочь широкому распространению архитектуры, которая является зрелой и хорошо известна в отрасли. С 2000 года, как сообщает Wave Computing, во всём мире выпущено свыше 8,5 млрд MIPS-совместимых чипов.

Подробнее о программе лицензирования будет рассказано в первом квартале 2019 года. Для управления открытыми инициативами кроме компании Wave Computing будет создан Консультативный совет (Advisory Committee), в который войдут крупнейшие OEM-партнёры, университеты и лучшие специалисты. Также будут определены сертифицированные партнёры для отслеживания разработок и для решения проблем совместимости. Самые интересные разработки смогут дополнить пакет предложений Wave Computing, которая продолжит разрабатывать фирменные ядра и предлагать их уже на платной основе.

В заключение хочется сказать, что в России и в странах СНГ архитектуру MIPS активно продвигает один из ведущих архитекторов MIPS Юрий Панчул. По его инициативе, например, ещё в 2015 году на русском языке вышло второе издание учебника 2012 года Дэвида Харриса и Сары Харрис «Цифровая схемотехника и архитектура компьютера». Учебник в электронном виде распространяется бесплатно. Он для студентов младших курсов и одновременно является введением в разработку микросхем и рассказывает о низкоуровневом программировании. Желающие могут найти эту и другую информацию в ЖЖ Юрия.

Наконец, архитектуру MIPS много лет успешно используют процессоры Godson китайской компании Loongson. Также на MIPS спроектированы российские процессоры Байкал-T1. Приятно осознавать, что экосистема MIPS получает шанс на возрождение.

Intel Sunny Cove: микроархитектура процессоров следующего поколения представлена официально

Как и ожидалось, компания Intel сегодня на своём мероприятии «2018 Architecture Day» представила процессорную микроархитектуру нового поколения, которая называется Sunny Cove. Она придёт на смену актуальной микроархитектуре Skylake и будет впервые реализована в продуктах семейства Ice Lake.

Микроархитектура Sunny Cove должна обеспечить прирост производительности процессоров на такт, а также повысить энергоэффективность в задачах общего назначения. Также производитель позаботился об ускорении своих будущих процессоров в задачах специального назначения, например, связанных с искусственным интеллектом или шифрованием.

Новая микроархитектура Sunny Cove получила значительные улучшения по части IPC во входной и исполнительной частях конвейера. Производитель отмечает возможность исполнения пяти инструкций за такт вместо четырёх, и увеличение числа исполнительных портов с 8 до 10, что обеспечит одновременную обработку до 10 микрокоманд. Также была увеличена пропускная способность кеша первого уровня за счёт добавления четвёртого блока генерации адресов и второго устройства, способного сохранять данные. Наконец, отмечается повышение универсальности исполнительных портов. Например, для SIMD Shuffle и LEA стало вдвое больше путей исполнения.

В дополнение к этому отмечается, что Sunny Cove предложит увеличенный размер кешей для оптимизации рабочих нагрузок, подразумевающих обработку больших объёмов данных. В частности, на 50 % увеличится кеш первого уровня для инструкций, вырастет объём кеша микроопераций и унифицированного кеша второго уровня (насколько, будет зависеть от класса CPU), а также увеличится объём буфера ассоциативной трансляции (TLB) второго уровня.

Архитектура Sunny Cove сможет обеспечить лучшую результативность предсказания переходов за счёт увеличения размера буферов и использования новых алгоритмов. Отмечается и снижение задержек, например, при загрузке данных и проведении целочисленного деления. В целом же Intel указывает на более высокий уровень параллелизма, что позволяет добиться улучшения работы процессора в различных задачах, начиная с игр и работы с медиа, и заканчивая приложениями, ориентированными на активную работу с данными.

Помимо повышения производительности в общих задачах, Intel уделила внимание и улучшению работы процессоров в отдельных алгоритмах и сценариях использования. В частности, были добавлены новые инструкции, вроде Vector-AES и SHA-NI, которые должны повысить производительность в алгоритмах шифрования. Отмечается также и повышение производительности при компрессии и декомпрессии данных за счёт задействования инструкций VNNI, VBMI2 и BITALG, являющихся частью AVX-512.

Микроархитектура Sunny Cove станет основой как серверных процессоров Xeon, так и потребительских Core нового поколения. Intel планирует представить новинки в наступающем 2019 году.

Imec доказал эффективность памяти SST-MRAM для разделяемой кеш-памяти

На конференции 2018 IEEE International Electron Devices Meeting (IEDM) представители бельгийского исследовательского центра Imec продемонстрировали доказательство эффективности магниторезистивной памяти SST-MRAM для использования в качестве разделяемой кеш-памяти вместо традиционной памяти SRAM. Для этого была разработана модель массива SST-MRAM и выпущен опытный чип, на котором были проведены все необходимые измерения.

Следует отметить, что опытный массив памяти SST-MRAM выпущен с использованием 5-нм техпроцесса. Для производства был использован 193-нм сканер и однопроходная иммерсионная литография (с погружением в жидкость). Тем самым разработчики доказали, что процесс производства массива кеш-памяти SST-MRAM с технологическими нормами 5 нм может быть достаточно недорогим.

Сначала с помощью расчёта, а затем путём замеров был составлен график зависимости потребления массива кеш-памяти SST-MRAM и SRAM в зависимости от объёма памяти. Выяснилось, что в случае ёмкость 0,4 Мбайт память SST-MRAM становится эффективнее памяти SRAM в режимах чтения, а при наборе ёмкости 5 Мбайт потребление в режиме записи памяти SRAM начинает превышать потребления в режиме записи памяти SST-MRAM. Это означает, что в техпроцессах 5 нм память SST-MRAM невыгодно использовать для кеш-памяти первого и второго уровней, тогда как для кеш-памяти третьего уровня, обычно разделяемой, это эффективная замена SRAM. К тому же память SST-MRAM является энергонезависимой, что добавляет ей очков при сравнении с обычной оперативной памятью.

Остаётся напомнить, что ячейка памяти SST-MRAM представляет собой бутерброд из диэлектрика, заключённого между двумя слоями с намагниченностью: одну с фиксированной, а вторую — с переменной. В зависимости от поляризации тока свободный слой меняет направление намагниченности благодаря движению через него электронов с заданным вращающим моментом. Использование SST-MRAM вместо SRAM решает также другую задачу — это увеличения плотности ячеек памяти. Эксперимент показал, что в рамках 5-нм техпроцесса ячейка SST-MRAM занимает примерно 43,3 % от площади ячейки SRAM.

Intel нашла замену транзистору: предложен необычный логический элемент с памятью

Вопрос дальнейшего снижения масштабов техпроцесса волнует всех производителей полупроводников и компанию Intel в частности. Уменьшение размеров элементов на кристалле позволяет снижать как питание и потребление, так и увеличивать рабочие частоты. И хотя до теоретического предела работы традиционных КМОП-процессов ещё есть небольшой запас, проблемы с переходом на 10-нм технологические нормы показали, что каждый следующий нанометр надо вырывать у природы с неимоверными усилиями и затратами. При этом всем очень хочется, чтобы даже в эру после КМОП процессорные архитектуры продолжали соответствовать фон-неймановским. Это привычно и даёт возможность использовать опыт многих десятилетий. Реально ли это? В Intel считают, что реально.

Как сообщают в Intel, в журнале Nature опубликованы результаты совместной разработки специалистов компании и учёных из калифорнийского Университета в Беркли и Национальной лаборатории им. Лоуренса в Беркли (Lawrence Berkeley National Laboratory). В публикации сообщается о разработке логического элемента будущего. Элемент называется MESO: magneto-electric spin-orbit или, по-русски, магнитоэлектрический спин-орбитальный (МЭСО). По сравнению с транзисторами логика МЭСО может переключаться с напряжением в 5 раз меньшим, чем транзисторы в логике КМОП. В эксперименте элемент переключался с напряжением 500 мВ, но расчёты показывают, что переключение также будет происходить при напряжении 100 мВ.

Снижение напряжения для переключения элемента автоматически ведёт к снижению потребления и токов утечек. Разработчики считают, что МЭСО-логика уменьшит потребление чипов от 10 до 30 раз и обеспечит сверхнизкое потребление в ждущем режиме. Нетрудно представить, что разработка обещает толкнуть вычислительные архитектуры далеко вперёд, что в эру ИИ может оказать неоценимую услугу отрасли и людям. Мы же не хотим конкурировать со Скайнет за доступ к электростанциям? Шутка.

Но на этом вся прелесть в МЭСО не заканчивается. Этот элемент может также хранить информацию — как минимум один бит данных на один элемент. Тем самым информация может храниться там, где она обрабатывается. Мозги 2.0? Фишка в том, что в качестве материала для ячейки МЭСО используется мультиферроик в виде соединения висмута, железа и кислорода (BiFeO3). Мультиферроики (в советской литературе — сегнетомагнетики) отличаются тем, что в них существуют две и более упорядоченности. В противовес им, например, в ферромагнетике под воздействием внешнего электромагнитного поля проявляется намагниченность, а в сегнетоэлектриках — начинает течь ток.

В мультиферроиках в виде соединения BiFeO3 атомы кислорода и железа внутри решётки из висмута создают электрический диполь и связанный с ними магнитный (спиновый) момент. Меняя направление электрического диполя с помощью напряжения переключения, также изменяется направление намагниченности. Последнее можно записать и позже считать как данные (0 или 1). Вторая часть аббревиатуры МЭСО — спин-орбитальный — означает, что считывание и запись данных происходит с использованием эффекта переноса вращательного момента, используя для этого спин-орбитальный момент электронов. Логический элемент и память в одной элементарной структуре — это очень интересно!

Бывший инженер Intel указал на крупнейшую бизнес-ошибку компании

Во второй половине 2015 года полупроводниковый гигант Intel начал поставки процессоров на основе новой архитектуры Skylake. Она была существенно лучше предыдущего поколения Broadwell, обеспечивала более высокие показатели производительности, функциональности и энергоэффективности. Чипы Skylake производились с соблюдением 14-нм технологических норм Intel.

Семейство Skylake было рассчитано на типичный годовой цикл жизни, после чего в 2016 году ему на смену должны были прийти чипы Cannon Lake. Но из-за трудностей с освоением 10-нм норм производства, которые должны были применяться для печати Cannon Lake и его преемников, а также плохого планирования основные линейки продуктов Intel по-прежнему основаны, по сути, на архитектуре Skylake, хотя и с оптимизацией техпроцесса, и наращиваем ядер для повышения производительности.

Согласно твиту известного инженера Франсуа Пиноэля (Francois Piednoel), покинувшего Intel в июле 2017 года, у компании была возможность внедрить совершенно новые технологии ещё на этапе текущих 14-нм норм, но руководство решило отложить их на будущее: «Я на самом деле считаю, что потеря рыночного импульса куда хуже, чем появление Ryzen — это очень плохо. Два года назад я говорил, что ICL [архитектуру Ice Lake] следует внедрять ещё на этапе техпроцесса 14++, и тогда все смотрели на меня, словно я самый сумасшедший... что ж... теперь они наверняка думают иначе».

Как архитектура процессора, так и лежащая в основе технология производства влияют на конкурентоспособность продукта. Например, если компания сохраняет старую архитектуру, просто перенося прежний дизайн на более тонкие нормы, чип, как правило, получает улучшенную энергоэффективность и производительность. Можно, напротив, внедрить архитектурные новации на отработанном техпроцессе, добившись улучшения производительности, энергоэффективности и функциональности за счёт дизайна чипа.

Исторически сложилось, что процессоры Intel развивались в рамках так называемого цикла «Тик-Так». «Тик» предполагал использование проверенной архитектуры чипа с небольшими оптимизациями для нового техпроцесса. С другой стороны, «Так» предусматривал применение совершенно новой архитектуры при использовании немного усовершенствованных отлаженных производственных норм.

Этот подход к разработке продуктов хорошо зарекомендовал себя, поскольку позволял Intel минимизировать риски и обеспечивать надёжное поступление новых продуктов на рынок. Но в последние годы возникла проблема с освоением следующей 10-нм технологии производства полупроводниковых кристаллов. К моменту, когда проблема стала во весь рост, было уже слишком поздно перерабатывать рассчитанную на 10 нм новую архитектуру под старые 14-нм нормы.

В итоге Intel принялась за оптимизации своих 14-нм норм, чтобы добиться повышенной производительности (результатом стали 14-нм+ и 14-нм++ нормы), но при этом компания не изменила существенно архитектуру самих процессоров (самое крупное новшество — рост количества вычислительных ядер). В результате за последние три года Intel снизила темпы новаций, что вместе с запуском Ryzen привело к ослаблению рыночных позиций.

Франсуа Пиноэль говорит о том, что этого можно было избежать, если бы руководство Intel прислушалось тогда и приняло решение переходить на новую архитектуру Ice Lake ещё на этапе 14-нм++ норм. Видимо, руководство тогда считало, что к текущему моменту 10-нм технология Intel будет готова к массовому производству.

Исполнительный директор Intel Брайан Кржанич (Brian Krzanich) поясняет, что трудности при переходе на 10-нм нормы массового производства были вызваны тем, что компания пыталась добиться более агрессивного, чем обычно, уплотнения транзисторов по сравнению с предыдущим поколением. Он выразил уверенность, что эта ошибка не повторится в ходе освоения 7-нм техпроцесса.

Будем надеяться, что Intel извлечёт и другой урок: трудности с производством не должны сдерживать архитектурные новации. Руководству следовало бы выделить дополнительные ресурсы на приспособление архитектуры Ice Lake к 14-нм технологическим нормам в качестве запасного плана, ведь два года назад должно было быть уже ясно, что со своевременным освоением 10-нм норм могут возникнуть большие трудности.

window-new
Soft
Hard
Тренды 🔥