Новости Hardware

Ради экономии TSMC готова пойти на уменьшение количества слоёв с EUV в рамках 3-нм литографии

Представители TSMC не раз подчёркивали, что массовое производство 3-нм продукции будет развёрнуто во второй половине текущего года, и подготовка идёт по плану. Хорошо знакомая структура транзисторов FinFET позволит избежать сюрпризов, но количество слоёв, обрабатываемых при помощи EUV-литографии, придётся увеличить. Сейчас компания задумалась над тем, как ограничить их количество разумным числом.

Источник изображения: TSMC

Источник изображения: TSMC

Как поясняют тайваньские СМИ, растущая интенсивность использования литографических сканеров со сверхжёстким ультрафиолетовым излучением (EUV) увеличивает расходы TSMC, поскольку одна такая система стоит более $100 млн, а их приходится закупать десятками. По сути, TSMC сейчас покупает более половины всех EUV-сканеров, выпускаемых холдингом ASML. Растущие затраты неизбежно придётся перекладывать на себестоимость продукции и её отпускную стоимость для заказчиков. В рамках освоения 3-нм технологии TSMC пытается немного сэкономить, уменьшая количество слоёв полупроводниковых компонентов, изготавливаемых с использованием EUV.

Внедряя 7-нм техпроцесс, компания TSMC начала с четырёх слоёв, использующих EUV, следующим этапом стал 6-нм техпроцесс с пятью слоями, а к моменту освоения 5-нм технологии их количество выросло до 14 или 15 штук. Ожидается, что 3-нм техпроцесс может потребовать использования до 25 слоёв с EUV-литографией, и сейчас TSMC пытается сократить это количество до 20, чтобы снизить затраты и себестоимость продукции.

Источник:

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER.
Материалы по теме
Прежде чем оставить комментарий, пожалуйста, ознакомьтесь с правилами комментирования. Оставляя комментарий, вы подтверждаете ваше согласие с данными правилами и осознаете возможную ответственность за их нарушение.
Все комментарии премодерируются.
Комментарии загружаются...
window-new
Soft
Hard
Тренды 🔥