Новости Hardware → нанотехнологии
Главная новость

Уплотняем кеш-память: создана самая маленькая в мире ячейка SRAM

Уплотняем кеш-память: создана самая маленькая в мире ячейка SRAM

Традиционно массив памяти SRAM в составе процессоров занимает приличную площадь (как правило, для кеш-памяти первых трёх уровней). Его сложно уменьшить, поскольку каждая ячейка SRAM содержит до шести транзисторов. Память SRAM должна быть максимально производительной и, поэтому, опирается на логику, а не на заряд в конденсаторе, как обычная память DRAM. Всё это также создаёт проблемы с масштабированием ячейки SRAM при переходе на более мелкие технологические нормы производства. Новые техпроцессы, кстати, всегда начинают испытывать с выпуска массивов SRAM. Если это получается, то затем переходят к опытному выпуску процессорной логики.

На сегодня самой маленькой ячейкой SRAM могла похвастаться компания Samsung. По этому параметру она обогнала компанию Intel. Как мы сообщали, Samsung представила 6-транзисторную ячейку SRAM площадью 0,026 мкм2. Для выпуска 256-Мбит массива опытной памяти был использован 7-нм техпроцесс Samsung 7LPP с частичным использованием EUV-сканеров. Через несколько месяцев этот техпроцесс будет запущен в коммерческих масштабах. Выпустить ячейку SRAM ещё меньшей площади сумели бельгийский центр разработок Imec и стартап Unisantis. Пусть вас не смущает упоминание стартапа. Главным технологом и директором компании Unisantis является изобретатель NAND-флеш Фудзио Масуока (Fujio Masuoka). В своё время он даже получил за это награду европейского уровня Economist Awards.

Быстрый переход

Кое-что новенькое: память SOT-MRAM можно выпускать в промышленных масштабах

Как мы знаем, энергонезависимую память STT-MRAM (spin-transfer torque MRAM) в настоящее время выпускает компания GlobalFoundries по проекту компании Everspin Technologies. Плотность 40-нм микросхем STT-MRAM составляет всего 256 Мбит (32 Мбайт), что выгодно компенсируется высокой скоростью работы и большей устойчивостью к разрушению во время операций очистки, чем в случае памяти NAND. Эти высокие качества STT-MRAM позволяют претендовать магниторезистивной памяти с записью данных с помощью переноса спинового момента (spin-transfer torque) на место в процессоре. Как минимум речь идёт о замене массивов SRAM на массивы STT-MRAM в качестве кеш-памяти третьего уровня (L3). А что же с кеш-памятью L1 и L2?

По мнению специалистов бельгийского исследовательского центра Imec, для использования магниторезистивной памяти MRAM в качестве энергонезависимого кеша первого и второго уровней память STT-MRAM подходит не очень хорошо. На эту роль претендует более совершенный вариант магниторезистивной памяти, а именно — SOT-MRAM (spin-orbit torque MRAM). Запись в ячейку SOT-MRAM также происходит спин-поляризованным током, но только в виде передачи вращательного момента, используя для этого спин-орбитальный момент электронов.

Принципиальная разница заключается в схеме управления туннельным переходом в составе ячейки памяти и в методе записи. Так, ячейка STT-MRAM представляет собой бутерброд из двух тонкоплёночных структур (разделённых диэлектриком), одна из которых имеет постоянную намагниченность, а вторая «свободную» — зависящую от поляризации приложенного тока. Запись и чтение данных из такой ячейки происходят одинаково при пропускании токов перпендикулярно через туннельный переход. Тем самым износ ячейки происходит как во время записи, так и во время чтения, хотя при чтении токи значительно меньше, чем при записи.

Ячейка с туннельным переходом SOT-MRAM, также содержащая свободный слой и слой с постоянной намагниченностью, записывается током, который движется вдоль туннельного перехода, а не через все слои. Изменение «геометрии» подачи тока, заявляют в Imec, значительно повышает как устойчивость ячейки к износу, так и скорость переключения слоя. При сравнении работы ячеек STT-MRAM и SOT-MRAM, выпущенных на одной и той же пластине типоразмера 300 мм, для SOT-MRAM устойчивость к износу превысила 5·1010, а скорость переключения ячейки (запись) снизилась с 5 нс до 210 пс (пикосекунд). Потребление при этом было на низком уровне, равном 300 пДж (пикоджоулей).

Особый шарм всей этой истории заключается в том, что в Imec показали возможность выпускать память SOT-MRAM на штатном оборудовании на 300-мм кремниевых подложках. Иначе говоря, на практическом уровне доказали возможность запуска массового производства памяти типа SOT-MRAM.

Источник:

Samsung подтвердила планы использовать сканеры EUV для выпуска DRAM

Как сообщает интернет-ресурс News1 Korea, ответственный руководитель компании Samsung Electronics на днях подтвердил намерение производителя выпускать микросхемы оперативной памяти типа DRAM с использованием сканеров диапазона EUV (13,5 нм). Ранее о такой возможности уже сообщалось, но теперь прозвучал официальный комментарий Samsung. С помощью EUV-проекции предполагается выпускать 16-нм DRAM с началом коммерческого производства к 2020 году. Впоследствии с помощью EUV-проекции компания планирует также выпускать 17-нм память.

Первый коммерческий сканер ASML для EUV-литографии (NXE:3300B)

Первый коммерческий сканер ASML для EUV-литографии (NXE:3300B)

В настоящий момент, напомним, Samsung для выпуска микросхем памяти использует 193-нм сканеры. Компания уже приступила к производству DRAM с использованием второго поколения техпроцесса с нормами класса 10 нм (это 17-нм или 16-нм техпроцесс, тогда как первое поколение техпроцесса опиралось на 18-нм нормы). Как видим, компания прекрасно справляется с выпуском DRAM без перехода на EUV-сканеры. Для этого для изготовления критически важных слоёв она использует последовательно по четыре фотошаблона и четыре цикла обработки (технология Quadruple Patterning Technique, QPT). Кстати, она первой в мире применила четырёхкратную проекцию для выпуска памяти и снова станет первой, если начнёт выпускать память с помощью литографии EUV.

В идеальном случае сканеры диапазона EUV помогут сократить число производственных циклов (и фотошаблонов) для изготовления каждого слоя с четырёх циклов до одного. Это касается выпуска памяти 10-нм класса, для выпуска DRAM с нормами от 7 нм и ниже потребуется больше одного шаблона на слой. Попросту говоря, Samsung намерена существенно сократить затраты на производство DRAM практически без увеличения роста плотности записи.

Что касается конкурентов, то компания Micron разрабатывает 13-нм DRAM, которую рассчитывает начать выпускать с 2020 года в Японии на бывших заводах Elpida Memory. Будет ли она использовать для этого сканеры EUV, сейчас неизвестно, разработка техпроцесса только стартовала. Компания SK Hynix готовится выпускать в 2019 году DRAM с использованием техпроцесса с нормами 17 или 16 нм. Сканеры EUV она при этом использовать не будет. Поэтому существует ненулевая вероятность, что Samsung снова совершит маленькую революцию, первой начав выпускать чипы DRAM на ультрасовременном EUV-оборудовании.

Источник:

Аналоговая память IBM ускорит глубокое машинное обучение

Как уже не раз было заявлено, современные микропроцессорные архитектуры и процессоры плохо подходят на роль аппаратных платформ для машинного обучения и, собственно, для платформ с искусственным интеллектом. Чтобы было хорошо, компьютер по структуре и методу работы должен быть похож на мозг человека. «Венец природы» не лишён самолюбия, да. С другой стороны, эволюция сотни тысяч лет работала над проектом «человек» и в этом деле может считаться экспертом.

Человеческий мозг, как известно, оперирует не двоичной системой записи, а сложными химико-биологическими конструкциями с использованием импульсов с электрической природой. К тому же, память и процессор в мозгу — это монолитная структура, а не отдельно банк памяти с внутренней шиной и процессором. И, да, с точностью вычислений в голове могут быть сложности, но вы и сами об этом знаете.

Исследователи IBM расценили, что работа нейронных сетей для глубокого обучения необязательно должна обладать такой же точностью, как исполнение двоичного кода. А раз высокая точность не нужна (для этого достаточно точности работы программной модели), то платформу для запуска задач на DNN (deep neural network) можно выполнить без использования сложных, но классических логических цепей с использованием многочисленных блоков для исполнения операций умножения и накопления.

Упрощённая платформа IBM для сетей с глубоким обучением предполагает использование аналоговой памяти. Иначе говоря, данные в ячейках памяти хранятся не в виде 0 или 1, а в виде некоего весового значения, которое вычисляется с приблизительной точностью и может иметь значительный разброс в значениях, включая выход далеко за пределы 1. В качестве примера аналоговой памяти можно привести магнитофонную магнитную плёнку или современные её виды — это резистивная память и память с ячейкой из вещества с изменяемым фазовым состоянием (phase-change memory, PCM).

Условная структура аналоговй памяти IBM (IBM)

Условная структура аналоговой памяти IBM (IBM)

Компания IBM так описывает работу аналоговой памяти: «Эта память позволяет выполнять операции умножения-накопления через распараллеливание с помещением в аналоговые домены весовых значений [данных], используя соответствующую физику [процесса]. Вместо больших цепей для умножения и сложения цифровых значений друг с другом, мы просто пропускаем небольшой ток через сопротивление в проводнике и затем просто соединяем множество таких проводников вместе, позволяя току нарастать. Это позволяет совершать множество вычислений одновременно, вместо выполнения последовательных операций».

Понятно, что с  точностью у вычислений «проводок плюс проводок» будет не так хорошо, как в случае работы триггера. Но на опытах IBM показала, что точность работы определённых моделей нейронных сетей на аналоговой памяти достаточная для выполнения многих задач. По прикидкам, на основе разработки можно создать ускоритель работы DDN с энергетической эффективностью 28 065 Гигаопераций/с/Вт или с пропускной способностью 3,6 Тераопераций/с/мм2. Это будет в разы больше, чем при запуске нейронных сетей на графических процессорах с одинаковой точностью в вычислениях. К тому же, расчёт весовых значений и их изменение происходят непосредственно в запоминающем элементе, что устраняет необходимость в энергоёмкой передаче данных из памяти в процессор и обратно.

Источник:

За использование FinFET-транзисторов Samsung должна уплатить штраф в $400 млн

По данным источников, в Федеральном суде Техаса жюри присяжных вынесло вердикт о виновности компании Samsung в патентом споре с южнокорейским институтом KAIST (Korea Advanced Institute of Science and Technology). Американское подразделение KAIST IP со штаб-квартирой в Далласе подало иск против Samsung о нарушении правил лицензирования передовых технологий. В частности, Samsung якобы незаконно воспользовалась разработками института в области создания вертикальных затворов транзисторов (FinFET).

Структура типичного FinFET транзистора (WikiChip)

Структура типичного FinFET транзистора (WikiChip)

По мнению жюри, Samsung незаконно и умышленно использовала разработки KAIST, за что должна выплатить институту $400 млн. Вместе с Samsung первоначально обвинения были выдвинуты против компаний GlobalFoundries и Qualcomm. Первая была виновна в лицензировании технологии производства с использованием FinFET у компании Samsung, а вторая заказывала продукцию у южнокорейского полупроводникового гиганта. По мнению жюри, GlobalFoundries и Qualcomm в данном случае считаются невиновными.

Иск против Samsung был подан в декабре 2016 года. Представители института заявляли, что Samsung в своё время считала технологию FinFET пустой тратой времени и заинтересовалась ею только тогда, когда компания Intel запатентовала собственные разработки в этой области и начала распространять лицензии на использование вертикальных транзисторных структур.

https://ru.wikipedia.org

https://ru.wikipedia.org

Нам всё это кажется высосанным из пальца, поскольку технологиями FinFET плотно занимались все производители ещё с начала «нулевых» годов. Так, одной из первых опытный выпуск FinFET-структур в 2002 году начала компания AMD на базе центра Калифорнийского университета в Беркли (привет из прошлого компании GlobalFoundries). В этом же году на конференции IEDM о FinFET-транзисторах из трёх рёбер рассказала компания Intel, а IBM сделала доклад на тему вертикальных транзисторных каналов. Компания TSMC также с группой учёных в том же Калифорнийском университете создавала свои FinFET-структуры. Компания Samsung позже включилась в этот процесс, но она активно работала с исследователями IBM, и ей не нужны были разработки KAIST. Собственно, Samsung собирается подать апелляцию на судебное решение, принятое в Техасе.

Источник:

GlobalFoundries сокращает 5 % персонала

В понедельник, 11 июня, руководство арабо-американской компании GlobalFoundries объявило о старте программы по сокращению персонала. За годы становления компании, бизнес которой родился на дрезденских заводах компании AMD с последующим поглощением заводов сингапурской компании Chartered Semiconductor, число сотрудников GlobalFoundries превысило оптимальное количество. Так, сегодня штат GlobalFoundries по всему миру насчитывает 18 000 человек, часть из которых в ближайшие несколько недель будет вынуждена уйти из компании.

Всего будет уволено около 900 сотрудников или 5 % персонала вне зависимости от географии и занятости. Для желающих покинуть компанию по своему желанию будет предоставлена поощрительная программа. В компании ожидают, что сокращение поможет оптимизировать расходы, что ни в коем случае не повлияет на работу заводов или производственные планы производителя. Руководство GlobalFoundries твёрдо пообещало следовать ранее начертанной «дорожной карте» развития компании.

Согласно выкладкам аналитиков компании IC Insights, по итогам прошлого 2017 года компания GlobalFoundries на мировом рынке контрактных полупроводников занимает второе место с долей 10 %. За ней в затылок идёт тайваньская компания UMC с 7 % и, в перспективе, грозит бросить вызов компания Samsung, пока расположившаяся на четвёртом месте с долей 4 %. Несмотря на кажущиеся твёрдыми позиции, финансовое положение GlobalFoundries и динамика развития компании желают лучшего.

Производственный комплекс GlobalFoundries Fab 8. Фото FinanceFeeds.net

Производственный комплекс GlobalFoundries Fab 8. Фото FinanceFeeds.net

Например, GlobalFoundries пропустит 5-нм техпроцесс и с 7-нм техпроцесса перейдёт на 3-нм. Но даже это требует значительных финансовых затрат. Между тем компания слабо развивает клиентскую базу, за что пару месяцев назад был уволен предыдущий генеральный директор Аджит Маноча (Ajit Manocha). С марта шефом GlobalFoundries работает Том Колфилд (Tom Caulfield), ранее руководивший одним из полупроводниковых заводов компании IBM. Колфилд обещает вывести доходность GlobalFoundries на новый уровень. Надеемся, компания AMD ему в этом поможет. Но это уже другая история.

Источник:

TSMC ускоряет графики освоения 7-нм производства

Несмотря на крупные инженерно-программные усилия по модернизации различного рода вычислительных чипов, главным источником прогресса выступает постоянное увеличение плотности полупроводниковой печати. Новым этапом станет переход на 7-нм нормы. Соответствующие производственные линии тайваньской TSMC будут использоваться такими крупными заказчиками, как NVIDIA, Qualcomm, Sony и Apple. Чтобы удовлетворить быстрорастущий спрос на такого рода продукцию, TSMC, как сообщается, ускоряет свои графики освоения массового 7-нм производства.

Источники сообщают, что многие клиенты TSMC предпочитают пропустить более освоенный 10-нм техпроцесс для перехода сразу к 7-нм чипам. Помимо вышеуказанных компаний HiSilicon, MediaTek и Xilinx также подтвердили своё желание использовать передовые производственные нормы TSMC. А дизайнеры интегральных схем вроде Global Unichips и AIChip помогают своим клиентам в разработке 7-нм чипов.

Массовое производство по 7-нм техпроцессу, именуемому N7, TSMC начала во втором квартале и ожидает, что оно достигнет 20 % в общем объёме выхода продукции в четвёртом квартале и 10 % по результатам всего 2018 года. По сравнению с 10-нм FinFET-техпроцессом, более тонкие нормы позволяют достичь в 1,6 раза большей плотности размещения транзисторов, на 20 % более высоких частот или на 40 % снизить энергопотребление.

Компания нацелена на широкий спектр продукции, включая мобильные и серверные процессоры, логику сетевых устройств, игровые чипы, видеоускорители, FPGA, автомобильную электронику и процессоры искусственного интеллекта. Сообщается, что в 2019 году TSMC представит улучшенную версию N7 Plus, задействовав преимущества ультрафиолетовой EUV-литографии, за которой признаётся будущее полупроводниковой индустрии.

По мере наращивания 7-нм производства, интерес к 10-нм техпроцессу будет ослабевать. По результатам первой четверти 2018 года около 19 % кремниевых пластин были произведены TSMC по 10-нм нормам, тогда как в последнем квартале доля сократится до 10 % и менее. Фабрика также продолжает выпуск 12-нм чипов для тех сегментов мобильного рынка, где особенно остро стоит вопрос стоимости компонентов.

Источник:

Вместо меди кобальт: Applied Materials начала поставки оборудования для выпуска чипов с нормами менее 7 нм

Впервые за 20 лет грядёт изменение базового материала для контактов транзисторов и внутричиповых соединений (проводников и межслойной металлизации). В 1997 году компания IBM вместо алюминия начала использовать медь, что дало прирост производительности транзисторов сразу на 30 %. С тех пор индустрия использует в чипах медные соединения. Для техпроцессов с нормами менее 10 нм медь уже не так хороша, поскольку её электрические характеристики, в частности — сравнительно малое сопротивление, приближается к пределу физических возможностей этого металла.

Составные части производственной платформы Applied Materials для работы с кобальтом вместо меди

Составные части производственной платформы Applied Materials для работы с кобальтом вместо меди

По мере уменьшения размера элементов сопротивление сечения контакта становится слишком велико, чтобы удержать токовые характеристики транзисторов на заданном уровне и, что более важно, ведёт к разбросу параметров транзисторов и к непредсказуемости поведения чипов. Считается, что для меди предел ширины контактной линии равен 12 нм, что соответствует техпроцессу с нормами 3 нм. Контактная линия становится шероховатой (переменной ширины) и вносит в электрические параметры чипов фактор случайности. В качестве альтернативы медным соединениям индустрия видит кобальт, рутений или графен. Институт Imec, например, рассматривает все три варианта для использования с техпроцессами от 3 нм и ниже.

Теория — это хорошо, но практики добрались до 10 нм и начинают осваивать выпуск 7-нм решений. Помочь с устранением «бутылочного горлышка» в виде медных соединений, которые начинают тормозить рост производительности транзисторов, решительно взялась компания Applied Materials. Официальным пресс-релизом Applied Materials сообщила, что она начала поставки промышленного оборудования для выпуска чипов с нормами менее 7 нм с использованием кобальта вместо меди. Замена металлизации из вольфрама и меди в чипах на кобальт позволит увеличить производительность транзисторов на 15 %. По словам компании, это продлит закон Мура и позволит приблизить эру ИИ и Больших Данных.

Пример платформы Applied Materials для обработки кремниевых пластин

Пример платформы Applied Materials Endura для обработки кремниевых пластин

Компания Applied Materials предлагает весь спектр оборудования для работы с кобальтом. Это фирменная платформа Endura, в которую входит оборудование для предварительной сухой очистки кремниевых пластин, камеры вакуумного осаждения из паровой среды и химического осаждения, а также установки для создания атомарных слоёв и последующей полировки пластин. Также набор оборудования для работы с кобальтом включает печи для отжига слоёв (платформа Producer), установки для полировки Reflexion LK Prime CMP и платформу PROVision для проверки качества готового изделия. Всё это замечательно. Настораживает только то, что кобальт существенно дороже меди и пользуется огромной популярностью среди производителей аккумуляторных батарей. Как бы кобальтовые соединения не стали «золотыми».

Источник:

Для техпроцессов с нормами 3 нм вместо медных проводников понадобятся другие металлы

Судя по всему, со временем переход на техпроцессы с нормами 3 нм — дело уже решённое. Компания Samsung планирует внедрить 3-нм полупроводниковую литографию в 2021 году, а компания TSMC — в 2022-м. На бумаге всё это выглядит хорошо, но на пути к новым «глубинам» полно и оврагов.

Процессор IBM CMOS 7S: 7 слоёв медных соединений с удалённм для наглядности диэлектриком (IBM)

Процессор IBM CMOS 7S: 7 слоёв медных соединений с удалённым для наглядности диэлектриком (IBM)

Для конференции IEEE International Interconnect Technology Conference 2018 (IITC 2018) специалисты исследовательского центра Imec подготовили 11 документов, в которых рассматриваются вопросы использования современных технологий и материалов в производстве чипов с нормами 3 нм и ниже. Основная проблема заключается в том, что для создания внутричиповых соединений — проводников и межслойной металлизации — индустрия и дальше желала бы использовать так называемую дамасскую технологию (damascene metallization).

Дамасскую технологию, названную по аналогии с одноимённой средневековой технологией нанесения рельефного узора на металлические изделия, предложила компания IBM. В прошлом году как раз исполнилось 20 лет с момента первого выпуска процессоров IBM с использованием медных соединений вместо алюминиевых. Высокая по сравнению с алюминием проводимость меди на ровном месте позволила увеличить производительность решений на 30 %, чем позже воспользовались все, включая Intel и AMD.

Пример последовательности технологии двойного дамасского процесса (в две линии вместо одной, но суть та же)

Пример последовательности технологии двойного дамасского процесса (в две линии вместо одной, но суть та же)

Технология IBM заключается в изготовлении траншей в изоляторе с последующим внесением меди и удалением (полировкой) излишков, и так до 5–10 слоёв, в зависимости от потребностей. При этом медь покрывается защитной плёнкой — диффузионным барьером для предотвращения электромиграции, что можно расценить как защиту от «отравления» полупроводниковых структур атомами меди. Технология отработана и хорошо себя показала, но медь для технологических норм от 3 нм и ниже уже не подходит.

Вместо меди Imec предлагает использовать кобальт, рутений или графен. Оба металла и графен имеют меньшее сопротивление, чем медь, но не лишены своих недостатков. В докладе Imec рассматривает надёжность и перспективы новых материалов. Например, соблазнительный вариант использовать кобальт без защитных диффузионных барьеров. При этом разработчики также выяснили, что нитрид тантала в качестве диффузионного барьера может использоваться с техпроцессами ниже 2 нм. Это, кстати, может продлить жизнь медным соединениям, что было бы, возможно, самой экономически оправданной технологией.

Зависимоть сопротивления сквозной металлизации от используемого материала и размеров сечения контакта (Imec)

Зависимость сопротивления сквозной металлизации от используемого материала и сечения контакта (Imec)

Нет смысла объяснять, что вопросами металлических соединений в чипах интересуются не только в Imec. В программе бельгийцев принимают партнёрское участие компании GlobalFoundries, Huawei, Intel, Micron, Qualcomm, Samsung, SK Hynix, SanDisk/Western Digital, Sony Semiconductor Solutions, TOSHIBA Memory и TSMC, что само за себя говорит о важности этого направления.

Источник:

Samsung планирует начать выпуск 3-нм чипов в 2021 году

До мая 2016 года у полупроводникового подразделения компании Samsung Electronics не было особенной необходимости работать на публику, например, делиться планами и тонкостями грядущих технологических процессов. После означенной выше даты Samsung выделила из полупроводникового подразделения группу для контрактного производства чипов и оказалась вовлечена в увлекательный процесс популяризации фирменных техпроцессов. Компания TSMC делает это давно и со вкусом, к примеру, регулярно и в красках расписывая, как она начнёт выпускать 5-нм чипы и даже 3-нм. Что же, Samsung решила взять опыт конкурента на вооружение и сегодня удачно его применила.

wsj.com

wsj.com

В Санта-Кларе на домашней конференции Samsung Foundry Forum (SFF) 2018 USA представители южнокорейского производителя рассказали о будущих техпроцессах с нормами 7 нм, 5 нм, 4 нм и 3 нм. Людям необходимы всё более компактные и мощные мобильные решения с постоянным подключением к Сети. Поэтому в компании Samsung трепетно относятся к важности непрерывного внедрения новейших техпроцессов, чтобы удержать баланс между потреблением и производительностью.

Так, техпроцесс 7LPP (7nm Low Power Plus) будет готов к выпуску решений во втором полугодии текущего года. Правда, полный комплект IP-блоков в виде готовых для применения разработчиками решений для техпроцесса 7LPP будет подготовлен лишь в первой половине 2019 года. Это отсрочит появление массовых 7-нм чипов, но не отпугнёт тех, которые готовы самостоятельно разрабатывать схемотехнику для скорейшего выпуска 7-нм продукции. Например, компания Qualcomm готова выпускать 5G-чипы с использованием техпроцесса Samsung 7LPP. Это, кстати, будет первый в индустрии техпроцесс, который станет частично использовать сканеры диапазона EUV.

Первый коммерческий сканер ASML для EUV-литографии (NXE:3300B)

Первый коммерческий сканер ASML для EUV-литографии (NXE:3300B)

Следующим техпроцессом, который Samsung намерена внедрить в производство в 2019 году, станет техпроцесс 5LPE (5nm Low Power Early). Отметим, для техпроцесса с нормами 7 нм нет «раннего» варианта типа 7LPE (Early). В компании сразу решили переходить к частичному использованию сканеров EUV. Поэтому техпроцесс 5LPE станет чем-то вроде развитой версии техпроцесса 7LPP, что позволит уменьшить площадь кристаллов и увеличить энергоэффективность решений. Подчеркнём, это всё ожидается в следующем году, когда TSMC будет только начинать использовать сканеры EUV для второго поколения своего 7-нм техпроцесса. Так что у Samsung очень агрессивный план по внедрению новых техпроцессов.

Каналы транзисторов превратятся в «перемычки» из нанопроводов и наностраниц (изображение IBM)

Каналы транзисторов превратятся в «перемычки» из нанопроводов и наностраниц (изображение IBM)

В 2020 году уже на основе внедрённого в производство техпроцесса 5LPE и с учётом всех выявленных недочётов компания Samsung планирует внедрить в производство техпроцессы 4LPE/LPP (4nm Low Power Early/Plus). Что интересно, решения с нормами 4 нм сохранят структуру вертикальных транзисторов FinFET, хотя ранее компания на этом этапе планировала перейти на кольцевые затворы. Очевидно, было принято решение не экспериментировать, а внедрять то, что пока ещё может работать. Техпроцесс 5LPP отсутствует в планах компании, а заменить его, по-видимому, решено 4-нм техпроцессом.

Реальное ихображение транзисторов с затворами вокруг наностраниц (IBM, техпроцесс 5 нм)

Реальное изображение транзисторов с затворами вокруг наностраниц (IBM, техпроцесс 5 нм)

Техпроцесс с нормами 3 нм и кольцевыми затворами Gate-All-Around в виде версий 3GAAE/GAAP (3nm Gate-All-Around Early/Plus) компания собирается внедрить в 2021 году. Кольцевые затворы будут окружать транзисторные каналы со всех сторон, что позволит удержать рабочие токи на заданном уровне, несмотря на сильно измельчавшие каналы и площади затворов. Уточним, Samsung выбрала в качестве затворов наностраницы, а не нанопровода. Проще говоря, кольцевые затворы в разрезе будут выглядеть как прямоугольники со скруглёнными краями. Подробные и ожидаемые характеристики транзисторов для всех указанных техпроцессов Samsung обещает обнародовать позже.

Источник:

window-new
Soft
Hard
Тренды 🔥