Несмотря на крупные инженерно-программные усилия по модернизации различного рода вычислительных чипов, главным источником прогресса выступает постоянное увеличение плотности полупроводниковой печати. Новым этапом станет переход на 7-нм нормы. Соответствующие производственные линии тайваньской TSMC будут использоваться такими крупными заказчиками, как NVIDIA, Qualcomm, Sony и Apple. Чтобы удовлетворить быстрорастущий спрос на такого рода продукцию, TSMC, как сообщается, ускоряет свои графики освоения массового 7-нм производства.

Источники сообщают, что многие клиенты TSMC предпочитают пропустить более освоенный 10-нм техпроцесс для перехода сразу к 7-нм чипам. Помимо вышеуказанных компаний HiSilicon, MediaTek и Xilinx также подтвердили своё желание использовать передовые производственные нормы TSMC. А дизайнеры интегральных схем вроде Global Unichips и AIChip помогают своим клиентам в разработке 7-нм чипов.

Массовое производство по 7-нм техпроцессу, именуемому N7, TSMC начала во втором квартале и ожидает, что оно достигнет 20 % в общем объёме выхода продукции в четвёртом квартале и 10 % по результатам всего 2018 года. По сравнению с 10-нм FinFET-техпроцессом, более тонкие нормы позволяют достичь в 1,6 раза большей плотности размещения транзисторов, на 20 % более высоких частот или на 40 % снизить энергопотребление.

Компания нацелена на широкий спектр продукции, включая мобильные и серверные процессоры, логику сетевых устройств, игровые чипы, видеоускорители, FPGA, автомобильную электронику и процессоры искусственного интеллекта. Сообщается, что в 2019 году TSMC представит улучшенную версию N7 Plus, задействовав преимущества ультрафиолетовой EUV-литографии, за которой признаётся будущее полупроводниковой индустрии.

По мере наращивания 7-нм производства, интерес к 10-нм техпроцессу будет ослабевать. По результатам первой четверти 2018 года около 19 % кремниевых пластин были произведены TSMC по 10-нм нормам, тогда как в последнем квартале доля сократится до 10 % и менее. Фабрика также продолжает выпуск 12-нм чипов для тех сегментов мобильного рынка, где особенно остро стоит вопрос стоимости компонентов.

Впервые за 20 лет грядёт изменение базового материала для контактов транзисторов и внутричиповых соединений (проводников и межслойной металлизации). В 1997 году компания IBM вместо алюминия начала использовать медь, что дало прирост производительности транзисторов сразу на 30 %. С тех пор индустрия использует в чипах медные соединения. Для техпроцессов с нормами менее 10 нм медь уже не так хороша, поскольку её электрические характеристики, в частности — сравнительно малое сопротивление, приближается к пределу физических возможностей этого металла.

Составные части производственной платформы Applied Materials для работы с кобальтом вместо меди

По мере уменьшения размера элементов сопротивление сечения контакта становится слишком велико, чтобы удержать токовые характеристики транзисторов на заданном уровне и, что более важно, ведёт к разбросу параметров транзисторов и к непредсказуемости поведения чипов. Считается, что для меди предел ширины контактной линии равен 12 нм, что соответствует техпроцессу с нормами 3 нм. Контактная линия становится шероховатой (переменной ширины) и вносит в электрические параметры чипов фактор случайности. В качестве альтернативы медным соединениям индустрия видит кобальт, рутений или графен. Институт Imec, например, рассматривает все три варианта для использования с техпроцессами от 3 нм и ниже.

Теория — это хорошо, но практики добрались до 10 нм и начинают осваивать выпуск 7-нм решений. Помочь с устранением «бутылочного горлышка» в виде медных соединений, которые начинают тормозить рост производительности транзисторов, решительно взялась компания Applied Materials. Официальным пресс-релизом Applied Materials сообщила, что она начала поставки промышленного оборудования для выпуска чипов с нормами менее 7 нм с использованием кобальта вместо меди. Замена металлизации из вольфрама и меди в чипах на кобальт позволит увеличить производительность транзисторов на 15 %. По словам компании, это продлит закон Мура и позволит приблизить эру ИИ и Больших Данных.

Пример платформы Applied Materials Endura для обработки кремниевых пластин

Компания Applied Materials предлагает весь спектр оборудования для работы с кобальтом. Это фирменная платформа Endura, в которую входит оборудование для предварительной сухой очистки кремниевых пластин, камеры вакуумного осаждения из паровой среды и химического осаждения, а также установки для создания атомарных слоёв и последующей полировки пластин. Также набор оборудования для работы с кобальтом включает печи для отжига слоёв (платформа Producer), установки для полировки Reflexion LK Prime CMP и платформу PROVision для проверки качества готового изделия. Всё это замечательно. Настораживает только то, что кобальт существенно дороже меди и пользуется огромной популярностью среди производителей аккумуляторных батарей. Как бы кобальтовые соединения не стали «золотыми».

Судя по всему, со временем переход на техпроцессы с нормами 3 нм — дело уже решённое. Компания Samsung планирует внедрить 3-нм полупроводниковую литографию в 2021 году, а компания TSMC — в 2022-м. На бумаге всё это выглядит хорошо, но на пути к новым «глубинам» полно и оврагов.

Процессор IBM CMOS 7S: 7 слоёв медных соединений с удалённым для наглядности диэлектриком (IBM)

Для конференции IEEE International Interconnect Technology Conference 2018 (IITC 2018) специалисты исследовательского центра Imec подготовили 11 документов, в которых рассматриваются вопросы использования современных технологий и материалов в производстве чипов с нормами 3 нм и ниже. Основная проблема заключается в том, что для создания внутричиповых соединений — проводников и межслойной металлизации — индустрия и дальше желала бы использовать так называемую дамасскую технологию (damascene metallization).

Дамасскую технологию, названную по аналогии с одноимённой средневековой технологией нанесения рельефного узора на металлические изделия, предложила компания IBM. В прошлом году как раз исполнилось 20 лет с момента первого выпуска процессоров IBM с использованием медных соединений вместо алюминиевых. Высокая по сравнению с алюминием проводимость меди на ровном месте позволила увеличить производительность решений на 30 %, чем позже воспользовались все, включая Intel и AMD.

Пример последовательности технологии двойного дамасского процесса (в две линии вместо одной, но суть та же)

Технология IBM заключается в изготовлении траншей в изоляторе с последующим внесением меди и удалением (полировкой) излишков, и так до 5–10 слоёв, в зависимости от потребностей. При этом медь покрывается защитной плёнкой — диффузионным барьером для предотвращения электромиграции, что можно расценить как защиту от «отравления» полупроводниковых структур атомами меди. Технология отработана и хорошо себя показала, но медь для технологических норм от 3 нм и ниже уже не подходит.

Вместо меди Imec предлагает использовать кобальт, рутений или графен. Оба металла и графен имеют меньшее сопротивление, чем медь, но не лишены своих недостатков. В докладе Imec рассматривает надёжность и перспективы новых материалов. Например, соблазнительный вариант использовать кобальт без защитных диффузионных барьеров. При этом разработчики также выяснили, что нитрид тантала в качестве диффузионного барьера может использоваться с техпроцессами ниже 2 нм. Это, кстати, может продлить жизнь медным соединениям, что было бы, возможно, самой экономически оправданной технологией.

Зависимость сопротивления сквозной металлизации от используемого материала и сечения контакта (Imec)

Нет смысла объяснять, что вопросами металлических соединений в чипах интересуются не только в Imec. В программе бельгийцев принимают партнёрское участие компании GlobalFoundries, Huawei, Intel, Micron, Qualcomm, Samsung, SK Hynix, SanDisk/Western Digital, Sony Semiconductor Solutions, TOSHIBA Memory и TSMC, что само за себя говорит о важности этого направления.

До мая 2016 года у полупроводникового подразделения компании Samsung Electronics не было особенной необходимости работать на публику, например, делиться планами и тонкостями грядущих технологических процессов. После означенной выше даты Samsung выделила из полупроводникового подразделения группу для контрактного производства чипов и оказалась вовлечена в увлекательный процесс популяризации фирменных техпроцессов. Компания TSMC делает это давно и со вкусом, к примеру, регулярно и в красках расписывая, как она начнёт выпускать 5-нм чипы и даже 3-нм. Что же, Samsung решила взять опыт конкурента на вооружение и сегодня удачно его применила.

wsj.com

В Санта-Кларе на домашней конференции Samsung Foundry Forum (SFF) 2018 USA представители южнокорейского производителя рассказали о будущих техпроцессах с нормами 7 нм, 5 нм, 4 нм и 3 нм. Людям необходимы всё более компактные и мощные мобильные решения с постоянным подключением к Сети. Поэтому в компании Samsung трепетно относятся к важности непрерывного внедрения новейших техпроцессов, чтобы удержать баланс между потреблением и производительностью.

Так, техпроцесс 7LPP (7nm Low Power Plus) будет готов к выпуску решений во втором полугодии текущего года. Правда, полный комплект IP-блоков в виде готовых для применения разработчиками решений для техпроцесса 7LPP будет подготовлен лишь в первой половине 2019 года. Это отсрочит появление массовых 7-нм чипов, но не отпугнёт тех, которые готовы самостоятельно разрабатывать схемотехнику для скорейшего выпуска 7-нм продукции. Например, компания Qualcomm готова выпускать 5G-чипы с использованием техпроцесса Samsung 7LPP. Это, кстати, будет первый в индустрии техпроцесс, который станет частично использовать сканеры диапазона EUV.

Первый коммерческий сканер ASML для EUV-литографии (NXE:3300B)

Следующим техпроцессом, который Samsung намерена внедрить в производство в 2019 году, станет техпроцесс 5LPE (5nm Low Power Early). Отметим, для техпроцесса с нормами 7 нм нет «раннего» варианта типа 7LPE (Early). В компании сразу решили переходить к частичному использованию сканеров EUV. Поэтому техпроцесс 5LPE станет чем-то вроде развитой версии техпроцесса 7LPP, что позволит уменьшить площадь кристаллов и увеличить энергоэффективность решений. Подчеркнём, это всё ожидается в следующем году, когда TSMC будет только начинать использовать сканеры EUV для второго поколения своего 7-нм техпроцесса. Так что у Samsung очень агрессивный план по внедрению новых техпроцессов.

Каналы транзисторов превратятся в «перемычки» из нанопроводов и наностраниц (изображение IBM)

В 2020 году уже на основе внедрённого в производство техпроцесса 5LPE и с учётом всех выявленных недочётов компания Samsung планирует внедрить в производство техпроцессы 4LPE/LPP (4nm Low Power Early/Plus). Что интересно, решения с нормами 4 нм сохранят структуру вертикальных транзисторов FinFET, хотя ранее компания на этом этапе планировала перейти на кольцевые затворы. Очевидно, было принято решение не экспериментировать, а внедрять то, что пока ещё может работать. Техпроцесс 5LPP отсутствует в планах компании, а заменить его, по-видимому, решено 4-нм техпроцессом.

Реальное изображение транзисторов с затворами вокруг наностраниц (IBM, техпроцесс 5 нм)

Техпроцесс с нормами 3 нм и кольцевыми затворами Gate-All-Around в виде версий 3GAAE/GAAP (3nm Gate-All-Around Early/Plus) компания собирается внедрить в 2021 году. Кольцевые затворы будут окружать транзисторные каналы со всех сторон, что позволит удержать рабочие токи на заданном уровне, несмотря на сильно измельчавшие каналы и площади затворов. Уточним, Samsung выбрала в качестве затворов наностраницы, а не нанопровода. Проще говоря, кольцевые затворы в разрезе будут выглядеть как прямоугольники со скруглёнными краями. Подробные и ожидаемые характеристики транзисторов для всех указанных техпроцессов Samsung обещает обнародовать позже.

Ещё в феврале стало известно, что компания Intel в очередной раз готовится расширить в Израиле производство процессоров. Речь идёт о заводе Fab 28 в Кирьят-Гате. В конце 2016 года Intel завершила очередной этап модернизации производства с намерением начать в Израиле массовый выпуск 10-нм процессоров. В модернизацию было вложено $6 млрд. К сожалению, 10-нм техпроцесс в массы пока не пошёл. Уровень брака при выпуске 10-нм продукции оказался настолько высоким, что компания отложила начало массового выпуска этой продукции до следующего года.

Вынужденный простой или неполную загрузку мощностей на Fab 28 компания решила использовать для проведения массовых работ по расширению производства. На днях, как сообщают информированные источники, Intel отправила в соответствующие регулирующие органы окончательный вариант плана по расширению завода Fab 28. Согласно плану, будут построены корпуса для новых линий и чистой комнаты. На эти цели в период с 2018 по 2020 годы компания потратит $5 млрд. Ещё $500 млн она получит в виде субсидий от израильского правительства и до 2027 года будет платить сниженный на 5 % налог.

Завод Fab 28 в Кирьят-Гате (Intel)

Из планов Intel следует, что 10-нм техпроцесс приходит всерьёз и надолго. С учётом того, что он и так задержится минимум на 2 года, компания рассчитывает эксплуатировать данные технологические нормы производства до 2022 года и даже позже. Нетрудно представить, что переход на 7-нм техпроцесс компания Intel освоит одной из последних среди лидеров полупроводникового производства. Это даёт компании AMD шанс через год–другой вывести на рынок решения, технологически превосходящие предложения Intel. Но это уже другая история.

Компания TSMC, как известно, для производства полупроводников с нормами 5 нм и 3 нм строит по одному новому заводу для каждого техпроцесса. Компания GlobalFoundries может последовать по похожему пути. Правда, за одним исключением. Второй в мире по величине производитель чипов может пропустить 5-нм производство и сразу перейти с 7-нм техпроцесса на 3-нм.

В интервью нашим коллегам с сайта EE Times новый исполнительный директор GlobalFoundries Том Каулфилд (Tom Caulfield) признался, что на сегодняшний день он не может сказать, будет ли разработчиками чипов востребован 5-нм техпроцесс, но точно уверен, что 3-нм техпроцесс предложит достаточно преимуществ по сравнению с техпроцессом с нормами 7 нм, чтобы заинтересовать разработчиков, не имеющих своих заводов.

Означает ли это, что компания собирается пропустить 5-нм техпроцесс, как она сделала это с 10-нм техпроцессом? С учётом тех сложностей, которые приходится преодолевать, это может оказаться правильным или, точнее, экономически обоснованным решением. В конце концов, TSMC, которая идёт напролом, зарабатывает примерно в 6 раз больше денег, чем GlobalFoundries. Последняя просто не может позволить себе бить по площадям и вынуждена избирательно прикладывать силы и средства.

Заводской комплекс GlobalFoundries в Дрездене (бывший завод AMD)

Вопрос строительства завода для 3-нм производства тоже требует изучения. С одной стороны, GlobalFoundries хотела бы построить предприятие в США, укрепив местную экономику и обеспечив государству технологическую безопасность. Но те же заводы в Германии приносят компании существенно больше прибыли, чем завод Fab 8 в Нью-Йорке. Заводы в Дрездене дают GlobalFoundries 25 центов со вложенного доллара (по словам Каулфилда). В США этот показатель существенно ниже. У компании есть площадки для заводов в Сингапуре и Китае. Однако с нынешней политикой Трампа подобные инвестиции в Азию могут быть банально запрещены.

Производственный комплекс GlobalFoundries Fab 8. Фото FinanceFeeds.net

Оставим муки выбора руководству GlobalFoundries. Но напомним, что видными клиентами компании считаются AMD и IBM. Каждая из этих компаний по-своему важна для экономики США и для обеспечения национальной безопасности этой страны. Если власти расщедрятся на финансовую поддержку проекта, выбор в пользу США будет очевиден и предопределён.

Замедление темпов перехода на новые технологические нормы для выпуска полупроводников заставляет производителей и разработчиков искать иные средства для увеличения сложности и функциональности решений. Застой уже на горизонте. Техпроцесс с нормами 5 нм обещает родиться в муках и прийти надолго. Один из способов обойти это ограничение заключается в возможности упаковать в один корпус микросхемы несколько кристаллов, чтобы внешне всё работало как один чип с минимальными задержками. При этом кристаллы должны быть расположены как можно ближе друг к другу.

NVIDIA Tesla P100 (пример упаковки TSMC CoWoS, GPU и HBM)

Другое требование — соединяющие кристаллы проводники должны быть скрыты внутри кристаллов, а не так, как раньше — в виде сотен тоненьких проводников, которые оплетают кристаллы со всех сторон и уходят «корнями» в контактную площадку вокруг основания кристаллов. Сегодня для этого используются так называемые сквозные соединения TSVs (каналы металлизации), диаметр которых снизился с сотен до единиц микрон. С использованием TSVs-соединений научились выпускать память HBM, однако логику пока не упаковывают в 3D. Для этого всё ещё используется упаковка 2.5D. С помощью упаковки 2.5D выпускаются GPU AMD с памятью HBM (упаковка компаний Amkor Technology и Advanced Semiconductor Engineering) и GPU NVIDIA с памятью HBM2 (упаковывает TSMC). Данный способ предполагает использование кремниевого моста, что значительно увеличивает площадь и объём решения. Какое же это 3D?

Два актуальных варианта 2.5D упаковки кристаллов на заводе TSMC

Уточним, 2.5D-упаковка TSMC называется CoWoS (Chip on Wafer on Substrate). Использовать CoWoS компания начала в 2012 году для упаковки 28-нм решений. «Настоящее 3D» компания обещает реализовать в упаковке WoW (wafer-on-wafer). Технология WoW подразумевает монтаж кристаллов непосредственно друг на друга либо со стороны элементов, либо со стороны пластин. В любом случае в месте стыка должны быть созданы группы мельчайших контактов, которые надо будет совместить с величайшей точностью. Технология допускает монтаж двух или трёх кристаллов. В последнем случае, как нетрудно догадаться, вопрос отвода тепла от среднего уровня будет стоять довольно остро.

Пример упаковки Wafer on Wafer (Cadence)

Кроме упаковки WoW компания предложила ряд других вариантов, часть из которых является недорогой альтернативой CoWoS. Так, TSMC расширила список технологий InFO (Integrated Fan Out). Если CoWoS и WoW ориентированы на высокопроизводительные решения (за счёт качественных соединений моста, либо в случае прямого контакта), то InFO — это просто залитые компаундом контактные группы и кристалл или кристаллы. По технологии InFO, например, с 2016 года выпускаются SoC для Apple и для других разработчиков SoC для смартфонов. Эта технология позволяет разместить над процессором модуль памяти и сделать конструкцию компактнее и тоньше (моста-то нет). С текущего года технология InFO получит четыре разновидности: Info-MS, InFO-oS, MUST (multi-stacking) и InFO-AIP.

Технологии Info-MS и InFO-oS помогут упаковать вместе с SoC память HBM и DRAM. Шаг контактов снижен с 5 до 2 мкм, а горизонтальное расположение кристаллов ещё немного снизит стоимость упаковки. Технология MUST поможет упаковать до трёх кристаллов в столбик (друг на друге), а технология InFO-AIP — это упаковка для радиокомпонентов с антенной сверху. Последний подход обещает на 10 % уменьшить площадь решения и на 40 % увеличить усиление антенны. Ожидается, что такие упаковки будут востребованы для выпуска решений для сетей 5G.

В интервью сайту EE Times исполнительный директор компании Nantero сообщил, что её специалисты завершили разработку энергонезависимой версии памяти DDR4 на основе уникальной ячейки памяти NRAM. Память NRAM компания Nantero разрабатывает свыше 15 лет. В основе ячейки лежат углеродные нанотрубки. Скорость переключения ячейки NRAM приближается к скорости работы типичной оперативной памяти. Например, скорость записи составляет 5 нс. В то же время ячейка NRAM не теряет информацию в случае пропадания питания. Сочетание скорости и энергонезависимость делают память на углеродных нанотрубках интереснейшим явлением в мире полупроводников. Интересно только одно, когда же NRAM появится на рынке?

Напомним, одной из первых выпускать микроконтроллеры со встраиваемой 55-нм памятью NRAM пообещала компания Fujitsu. Это должно было произойти в 2018 году. Руководство Nantero сообщило, что данное событие отодвинуто на 2019 год. Поскольку Nantero лишь создаёт проекты и распространяет их на основе лицензирования IP-блоков, компанию нельзя винить в задержках с производством.

Что касается разработки NRAM DDR4, то она рассчитана на выпуск с использованием техпроцесса с нормами 28 нм, что, кстати, идеально подходит для одного из стратегических инвесторов Nantero — крупнейшего в Китае контрактного производителя чипов компании SMIC (Nantero финансируется через подконтрольную SMIC структуру). На днях, что интересно, Nantero собрала очередной раунд инвестиций, получив определённую сумму от 8 компаний, 5 из которых в своё время стали самыми первыми инвесторами компании. Особенно в Nantero гордятся тем, что её разработки финансируют компании из списка 10 крупнейших в мире полупроводниковых производителей.

Память NRAM прошла заводские испытания (Nantero)

Массовое производство памяти NRAM DDR4 обещает оказаться не дороже выпуска памяти DRAM DDR4. Этому поспособствуют два фактора. Во-первых, возможность многослойной структуры, что напоминает структуру 3D NAND. Это позволит увеличить плотность записи без увеличения площади чипа. Во-вторых, схемотехническая реализация массива NRAM DDR4 много проще, чем массива DRAM DDR4. Например, перекрёстное строение NRAM (подобно ReRAM) требует намного меньше управляющих элементов в виде переключателей шин, чем в случае памяти типа DRAM.

Наконец, в компании сообщили, что ведутся разработки одиночных чипов NRAM для таких сфер использования, как кеширующие буферы для SSD и HDD. Также в компании подтвердили намерение проникнуть в сферу автомобильной электроники (память NRAM выдерживает экстремальные температуры без потери данных) и в сферу ИИ (без этого теперь никуда). Задел на будущее обозначен тем, что структура NRAM обещает сохранить работоспособность в случае снижения масштаба техпроцесса до 5 нм. Память NAND и DRAM подобным похвастаться не могут. Для одной и другой экономически выгодный предел производства заканчивается на 15 нм или чуть меньше.

Компания GlobalFoundries сообщила, что она вместе со своим партнёром Toppan Photomasks по совместному предприятию Advanced Mask Technology Center (AMTC) в Дрездене договорилась о расширении деятельности в течение нескольких следующих лет. Предприятие AMTC было организовано в 2002 году как СП между компаниями AMD, Infineon и DuPont Photomasks. И одна, и другая, и третья компания тем или иным способом лишились участия в AMTC. Нынешними владельцами AMTC являются арабо-американская компания GlobalFoundries и японская Toppan Photomasks. Смена владельцев не изменила вид деятельности AMTC — центр на базе собственного производства в Дрездене выпускает фотомаски (фотошаблоны) для производства полупроводников.

http://igi.com

Деятельность AMTC не утратила актуальности. Предприятие стартовало с выпуска фотомасок для 90-нм и 65-нм техпроцессов и сегодня выпускает фотомаски для производства 14-нм чипов с использованием FinFET-структур и маски для производства чипов на пластинах FD-SOI. В 2017 году на модернизацию и расширение производства было выделено 100 млн евро ($124 млн). С 2002 года в предприятие AMTC в Дрездене вложено порядка $600 млн. В последние годы объёмы выпуска фотомасок росли свыше 10 % в год. В 2003 году на заводе работало 170 инженеров. Сегодня их число выросло до 250 человек.

Для компании GlobalFoundries работа предприятия важна не только как источник дополнительного дохода, а центр выпускает фотомаски для предприятий во всём мире, это также основа производства самой компании и источник успеха компании AMD. От качества и своевременности изготовления фотошаблонов зависит выпуск процессоров AMD Ryzen, графических процессоров Radeon и многого другого. На новом этапе сотрудничества GlobalFoundries и Toppan углубятся в производство фотомасок для техпроцессов с нормами менее 14 нм, включая фотошаблоны для работы с проекцией в сверхжёстком ультрафиолетовом диапазоне (EUV).